[发明专利]用于在堆叠层中蚀刻特征的方法在审
| 申请号： | 201811256527.5 | 申请日： | 2018-10-26 |
| 公开（公告）号： | CN109994380A | 公开（公告）日： | 2019-07-09 |
| 发明（设计）人： | 里奥尼德·贝劳;埃里克·赫德森;弗朗西斯·斯隆·罗伯茨 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/308 | 分类号： | H01L21/308 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 李献忠;张静 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于在堆叠层中蚀刻特征的方法。提供了一种用于在含碳掩模下方的堆叠层中蚀刻特征的方法。将堆叠层冷却至低于‑20℃的温度。提供蚀刻气体，其包含提供游离氟的组分、含氢组分、含烃组分和含碳氟化合物组分。由该蚀刻气体生成等离子体。提供幅值为至少约400伏的偏压，以加速离子从等离子体到达堆叠层。相对于含碳掩模，在堆叠层中选择性地蚀刻特征。 | ||
| 搜索关键词： | 堆叠层 蚀刻特征 等离子体 蚀刻气体 掩模 含碳氟化合物 加速离子 游离氟 冷却 | ||
【主权项】：
1.一种用于在含碳掩模下方的堆叠层中蚀刻特征的方法，其包括：将所述堆叠层冷却至低于‑20℃的温度；提供包含提供游离氟的组分、含氢组分、含烃组分和含碳氟化合物组分的蚀刻气体；由所述蚀刻气体生成等离子体；提供幅值至少为约400伏的偏压，以加速离子从所述等离子体到达所述堆叠层；以及相对于所述含碳掩模在所述堆叠层中选择性地蚀刻特征。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811256527.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 嵌入式锗硅器件的制造方法及嵌入式锗硅器件结构-201910809189.1
- 黄秋铭;谭俊;颜强 - 上海华力集成电路制造有限公司
- 2019-08-29 - 2019-11-12 - H01L21/308
- 本发明公开了一种嵌入式锗硅器件的制造方法，包括以下步骤：步骤S1，提供一半导体衬底，在所述衬底上形成栅极结构及掩膜层；步骤S2，对掩膜层进行高温热处理；步骤S3，图案化蚀刻半导体衬底，并形成凹陷区；步骤S4，在所述凹陷区中生长种子层、主体层、盖帽层。本发明有利于提升逻辑区的性能，同时能有效改善SRAM区域生长不足的问题。
- 多色自对准触点选择性蚀刻-201910183568.4
- 林永振;周清军;张郢;黄和湧 - 应用材料公司
- 2019-03-11 - 2019-09-20 - H01L21/308
- 描述形成并处理半导体装置的方法，所述方法利用氧化铝相对于氧化硅、氮化硅、氧化铝或氧化锆的选择性蚀刻。某些实施方式涉及用于金属栅极应用的自对准触点的形成。
- 用于蚀刻掩模和鳍片结构形成的方法-201910115403.3
- Y·林;Q·周;Y·张 - 应用材料公司
- 2019-02-13 - 2019-08-23 - H01L21/308
- 本文所述的实施方式涉及基板处理方法。所述方法包括在基板上形成经图案化的硬掩模材料，在基板的暴露区域上形成第一心轴结构，以及在基板上在硬掩模材料和第一心轴结构上方沉积间隙填充材料。去除第一心轴结构以形成包含硬掩模材料和间隙填充材料的第二心轴结构，并且使用第二心轴结构作为掩模来蚀刻基板以形成鳍片结构。
- 制造半导体器件的方法-201910023622.9
- 李炫哲;姜润昇;李成禧;李知承;郑祥敎 - 三星电子株式会社
- 2019-01-10 - 2019-07-16 - H01L21/308
- 公开了一种制造半导体器件的方法。该方法包括在衬底上形成下层、在下层上形成牺牲层和蚀刻图案、在牺牲层和蚀刻图案上形成第一间隔层、蚀刻牺牲层和第一间隔层以形成牺牲图案和在牺牲图案的顶表面的至少一部分上的第一间隔物、在牺牲图案和第一间隔物上形成第二间隔层、蚀刻第二间隔层和第一间隔物以在第一牺牲图案的侧壁上形成第二间隔物、以及部分地蚀刻下层以形成图案。第二间隔物用作蚀刻掩模部分地蚀刻下层。
- 用于在堆叠层中蚀刻特征的方法-201811256527.5
- 里奥尼德·贝劳;埃里克·赫德森;弗朗西斯·斯隆·罗伯茨 - 朗姆研究公司
- 2018-10-26 - 2019-07-09 - H01L21/308
- 本发明涉及用于在堆叠层中蚀刻特征的方法。提供了一种用于在含碳掩模下方的堆叠层中蚀刻特征的方法。将堆叠层冷却至低于‑20℃的温度。提供蚀刻气体，其包含提供游离氟的组分、含氢组分、含烃组分和含碳氟化合物组分。由该蚀刻气体生成等离子体。提供幅值为至少约400伏的偏压，以加速离子从等离子体到达堆叠层。相对于含碳掩模，在堆叠层中选择性地蚀刻特征。
- 一种基于多孔阳极氧化铝模板的纳米光电器件制备方法-201710471345.9
- 徐智谋;江睿;李泽平;屈小鹏;游旺 - 华中科技大学
- 2017-06-20 - 2019-06-28 - H01L21/308
- 本发明主要属于纳米光电器件制备领域，具体涉及一种基于多孔阳极氧化铝模板的纳米光电器件制备方法。通过人工方法生成纳米孔阵列阳极氧化铝膜；利用铝箔和平整基底做支撑，将制备好的多孔阳极氧化铝模板转移到光电器件上得到样片；采用沉积或刻蚀技术对样片进行沉积或刻蚀；利用物理或者化学方法去除多孔阳极氧化铝模板，在光电器件上得到纳米阵列结构。本发明通过人工低成本获得的多孔阳极氧化铝膜做模板，采用纳米加工技术，制备大面积的均匀纳米孔、纳米点、纳米柱和纳米圆台阵列，从而获得纳米结构光电器件。
- 一种优化低功耗产品漏电流的方法-201611076529.7
- 许进;唐在峰;陈敏杰;任昱;吕煜坤 - 上海华力微电子有限公司
- 2016-11-30 - 2019-06-21 - H01L21/308
- 本发明公开了一种优化低功耗产品漏电流的方法，通过以光刻胶为模板进行硬掩膜刻蚀，在硬掩膜刻蚀终点检测点即进行去胶，再以硬掩膜为模板，使用低偏压功率，高压力，大流量聚合物气体，在进行硬掩膜过刻蚀的同时，形成衬底基材顶部的圆滑形貌，因而改变了浅沟槽刻蚀过程中，由硬掩膜底部过渡到衬底基材顶部刻蚀的切换点，消除了传统在硬掩膜过刻蚀后去胶，再进行衬底基材刻蚀所带来的尖角形貌，从而达到在衬底顶部刻蚀的起始点即形成圆滑形貌，因此可从根本上杜绝浅沟槽顶部微观尖角形貌而导致的漏电流。
- 一种芯片加工用刻蚀装置-201821494868.1
- 王昌华 - 江苏英锐半导体有限公司
- 2018-09-12 - 2019-05-21 - H01L21/308
- 本实用新型涉及电子芯片加工附属装置的技术领域，特别是涉及一种芯片加工用刻蚀装置，方便对芯片进行安装和取放，避免工人被刻蚀液腐蚀，提高安全性；并且节省刻蚀用时，提高工作效率；同时可以保证掩模与芯片之间紧密贴合，避免刻蚀液进入掩模和芯片之间的缝隙，提高芯片刻蚀品质；包括箱体、基板和掩模，箱体的内部设置有工作腔，并在工作腔内装有刻蚀液，箱体的顶端设置有取放口，基板的顶端设置有固定槽，掩模上设置有模孔；还包括工作台、左支板、右支板、顶板、两组第一气缸、第二气缸、四组连接杆、四组限位杆、连接板、四组压紧弹簧、第一伸缩杆、第二伸缩杆、加热棒、温度显示器、搅拌电机、减速机、温度传感器、转轴和搅拌叶。
- 定向自组装模板转移方法-201811565549.X
- 张宝林;韦亚一;孟令款;张正平 - 中国科学院微电子研究所
- 2018-12-20 - 2019-05-07 - H01L21/308
- 本申请提供了一种定向自组装模板转移方法。该方法包括以下步骤：在衬底上形成苯乙烯‑碳酸酯嵌段共聚物层并进行定向自组装，以使苯乙烯‑碳酸酯嵌段共聚物层形成垂直的相分离，得到自组装模板，自组装模板包括由聚苯乙烯构成的第一区域以及由聚碳酸酯构成的第二区域；去除第一区域，得到位于衬底上的光刻图形结构，光刻图形结构具有光刻图案；通过刻蚀工艺将光刻图案转移到衬底表面，以在衬底表面形成纳米图形结构。上述方法无需中性层(无规共聚物材料)，通过采用刻蚀工艺即可将聚碳酸酯从自组装模板中去除形成光刻图形结构，然后通过将光刻图形结构中的光刻图案转移至下方衬底表面，就能够获得所需的纳米图形结构，工艺简单且易于实施。
- 一种用于晶圆干法刻蚀工艺的金属掩膜形成方法-201811536029.6
- 赵广宏;许姣;曹正威;尹玉刚;金小锋 - 北京遥测技术研究所;航天长征火箭技术有限公司
- 2018-12-14 - 2019-05-03 - H01L21/308
- 本发明公开了一种用于晶圆干法刻蚀工艺的金属掩膜形成方法，特别适用于单晶碳化硅或石英晶圆刻蚀工艺过程，采用了在晶圆表面制备金属种子层，并通过光刻胶形成光刻胶母型，并利用电铸方法制备电铸金属掩膜。所制备的金属掩膜厚度不受限制，可以从几百纳米至上百微米，大大拓宽了金属掩膜形成的厚度范围，同时避免了湿法腐蚀金属掩膜过程中带来的侧向腐蚀精度差的问题，尤其能够提升较厚刻蚀工艺用金属掩膜的图形精度。
- 沟槽刻蚀方法及第一金属层制造方法-201610596506.2
- 陈宏;曹子贵;王卉;徐涛 - 上海华虹宏力半导体制造有限公司
- 2016-07-27 - 2019-05-03 - H01L21/308
- 本发明提供一种沟槽刻蚀方法及第一金属层制造方法，在所述沟槽刻蚀方法中，在对氧化物掩膜层进行刻蚀以实现沟槽图形转移时，能够根据测量出的氧化物掩膜层的沉积厚度，来适应性调整所述刻蚀停止在所述层间介质层中的深度，从而可以根据所述深度适应性调整后续层间介质层主刻蚀的深度，形成一种反馈机制，可以保证形成的沟槽的形貌和特征尺寸的稳定性，进而提高产品良率；而采用本发明的沟槽刻蚀方法制作的第一金属层，由于其形成的第一金属沟槽的形貌和特征尺寸的稳定性较佳，因此第一金属层在该第一金属沟槽中具有较好的填充效果，能够与其下方的金属插塞接触良好，避免了第一金属层的电阻值漂移、寄生电容增加、漏电等问题。
- 定向自组装模板转移方法-201811565934.4
- 张宝林;韦亚一;孟令款;张正平 - 中国科学院微电子研究所
- 2018-12-20 - 2019-04-30 - H01L21/308
- 本发明提供了一种定向自组装模板转移方法。该方法包括以下步骤：在衬底上形成苯乙烯‑碳酸酯嵌段共聚物层并进行定向自组装，以使苯乙烯‑碳酸酯嵌段共聚物层形成垂直的相分离，得到自组装模板，自组装模板包括由聚苯乙烯构成的第一区域以及由聚碳酸酯构成的第二区域；去除第一区域，得到由第二区域构成的光刻图形结构，光刻图形结构具有光刻图案；将衬底表面氧化以形成缓冲层，并以光刻图形结构为掩膜刻蚀缓冲层，得到图形化缓冲层；以图形化缓冲层为掩膜刻蚀衬底，以在衬底表面形成纳米图形结构。上述方法无需中性层(无规共聚物材料)，并且形成的缓冲层降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖，工艺简单且易于实施。
- 补偿性蚀刻结构和半导体器件-201821596855.5
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-09-29 - 2019-04-12 - H01L21/308
- 本实用新型提供一种补偿性蚀刻结构和半导体器件，所述补偿性蚀刻结构至少包括：衬底，所述衬底具有若干个不同曝露面积图形，且所述衬底的小曝露面积图形具有补偿蚀刻深度，以使所述衬底的不同曝露面积图形的蚀刻深度均达到目标蚀刻深度；其中，所述衬底通过其小曝露面积图形的补偿蚀刻深度来消除与蚀刻深宽比相关的负载效应，从而调控不同曝露面积图形的蚀刻深度达到一致。本实用新型的补偿性蚀刻结构可以精准地控制关键尺寸及蚀刻深度，大大提高了集成电路制作的成功率，可以灵活运用于对半导体器件电气性能的调整，从而有效提高制备得到的半导体器件电气性能和可靠性。
- 一种半导体薄片背面加工工艺-201811452396.8
- 孟繁新;沈建华;石文坤;牟哲仪;王智 - 中国振华集团永光电子有限公司（国营第八七三厂）
- 2018-11-30 - 2019-04-09 - H01L21/308
- 本发明涉及电力电子技术领域，具体为一种用于半导体薄片加工的背面工艺。该工艺的具体实施方法为在减薄晶圆背面表面覆盖一层涂有光刻胶的膜，将膜、光刻胶、减薄晶圆三者贴紧后，使光刻胶均匀的涂在晶圆背面的表面上。该工艺相对于传统的半导体薄片晶圆背面工艺而言，不会由于背面涂胶的不均匀性而导致部分减薄晶圆面积的浪费，从而进一步的降低器件的生产成本，提高器件的良率。
- 蚀刻液、蚀刻方法及电子部件的制造方法-201880002785.2
- 村上友佳子;平川雅章;植松育生 - 株式会社东芝
- 2018-03-13 - 2019-03-15 - H01L21/308
- 本发明的实施方式的蚀刻液是用于氮化硅的蚀刻的蚀刻液，其包含磷酸、具有比磷酸的第1酸解离指数pKa1小的酸解离指数的酸、硅酸化合物和水。磷酸的质量M1与酸的质量M2之比M1/M2在0.82以上且725以下的范围内。
- 半导体结构的形成方法-201510387788.0
- 张海洋 - 中芯国际集成电路制造(上海)有限公司
- 2015-07-02 - 2019-03-12 - H01L21/308
- 一种半导体结构的形成方法，包括：提供基底、位于基底表面的待刻蚀层、以及位于待刻蚀层表面的金属膜；在金属膜表面形成金属有机材料膜；图形化金属有机材料膜，在金属膜表面形成具有第一线边缘粗糙度的金属有机材料层；对金属有机材料层侧壁进行氢还原处理，氢还原处理后的金属有机材料层侧壁表面具有小于第一线边缘粗糙度的第二线边缘粗糙度；以氢还原处理后的金属有机材料层为掩膜刻蚀所述金属膜，在待刻蚀层表面形成若干分立的金属层；采用金属辅助化学刻蚀工艺对待刻蚀层进行刻蚀，刻蚀去除被金属层覆盖的待刻蚀层，在基底表面形成若干分立的刻蚀层。本发明减小刻蚀层侧壁表面的线边缘粗糙度，提高半导体结构的良率和性能。
- 半导体装置及其制造方法-201510425400.1
- 洪钰珉;韩宗廷;徐妙枝 - 旺宏电子股份有限公司
- 2015-07-20 - 2019-03-01 - H01L21/308
- 本发明公开了一种半导体装置及其制造方法。该半导体装置包括：一基板；一第一字线垫(word line pad)，形成于该基板上；以及一第二字线垫，形成于该基板上；其中一间距(space)位于该第一字线垫和该第二字线垫之间，该间距包括一第一间距宽度和一第二间距宽度，该第一间距宽度是以a表示，该第二间距宽度是以b表示，其中该第一间距宽度a小于该第二间距宽度b。该方法可包括以自对准二重图案化步骤图案化阵列和周边区、并提供以此结合的图案化步骤制作而成的半导体装置。
- 蚀刻液组合物及蚀刻方法-201780039260.1
- 河野良;大和田拓央 - 关东化学株式会社
- 2017-07-07 - 2019-02-12 - H01L21/308
- 本发明提供一种蚀刻液组合物，其能够同时蚀刻钨膜和氮化钛膜；以及使用该蚀刻液组合物的蚀刻方法。根据本发明的蚀刻液组合物，含有硝酸和水，用于同时蚀刻钨膜和氮化钛膜。
- 半导体基板用蚀刻液-201780039143.5
- 赤木成明;镰田义辉;大八木伸;斋田利典;山本裕三 - 摄津制油株式会社
- 2017-04-24 - 2019-02-05 - H01L21/308
- 本发明提供一种蚀刻液，其是用于处理太阳能电池用半导体基板表面的碱性蚀刻液，包含通式(1)所表示的至少一种羟基苯乙烯类聚合物、以及碱性剂，该羟基苯乙烯类聚合物中所含的n为1～8所表示的单体和低聚物的总计为该羟基苯乙烯类聚合物的3.5%以下。根据本发明，可发挥如下效果：可在较低温度侧以更短的时间于太阳能电池用半导体基板上形成纹理，且连续生产性、产品保存稳定性优异，稳定地获得光反射率低的表面。另外，可以稳定地形成平均3μm以下的棱锥状凹凸，对太阳能电池用半导体基板稳定地赋予现有技术中无法获得的显示10%以下的光反射率的表面形状，而不受蚀刻液原料的批次变动所影响。
- 具有拉长触点的MOS晶体管结构-201480018285.X
- R·C·麦克马伦;K·本伊萨 - 德克萨斯仪器股份有限公司
- 2014-03-25 - 2019-01-22 - H01L21/308
- 具有位于第一方向的纵向轴线的拉长金属触点(192)被形成为电连接到具有位于第一方向的纵向轴线的拉长源极区(120V1，120V2)和漏极区(122V1，122V2)，以及具有位于第二方向的纵向轴线的拉长金属触点(194)被形成为电连接到具有位于第二方向的纵向轴线的拉长源极区(120H1，120H2)和漏极区(122H1，122H2)，其中，所述第二方向正交于所述第一方向。
- 硬掩膜结构-201810757741.2
- 杨继业;李昊;陆怡 - 上海华虹宏力半导体制造有限公司
- 2018-07-11 - 2019-01-04 - H01L21/308
- 本发明公开了一种硬掩膜结构，包含有下层热氧化层、氮化硅层以及上层正硅酸乙酯；所述硬掩膜还包含有一硅玻璃层，位于氮化硅层与上层正硅酸乙酯之间，所述的硅玻璃层是未掺杂的硅玻璃层。本发明所述的硬掩膜结构，通过引入一层硅玻璃层，位于氮化硅层与上层正硅酸乙酯之间，利用其膜质的疏松性，增加了湿法刻蚀速率，减少了硬掩膜刻蚀去除时间，以实现对底层热氧化层横向腐蚀减少的目的。
- 硅衬底的加工钝化保护方法-201810695944.3
- 李瑾;赵书平;王丰梅 - 苏州研材微纳科技有限公司
- 2018-06-29 - 2018-11-23 - H01L21/308
- 本发明涉及一种硅衬底的加工钝化保护方法，其包括如下步骤：步骤1、提供待钝化保护的硅衬底，并在所述硅衬底上旋涂陶瓷前驱体溶液，待陶瓷前驱体溶液均匀涂覆在硅衬底上后，使得涂覆的陶瓷前驱体溶液固化在硅衬底上，以在硅衬底上形成陶瓷前驱体钝化保护层；步骤2、在陶瓷前驱体钝化保护层上制备微纳米图形，并利用具有微纳米图形的陶瓷前驱体钝化保护层作为掩膜，以对硅衬底进行刻蚀；步骤3、在对硅衬底刻蚀后，将硅衬底上的陶瓷前驱体钝化保护层去除。本发明制备工艺简单，致密性好，抗杂质扩散和水汽渗透能力强，能有效实现对硅衬底加工的钝化保护。
- 栅极硬掩模层的去除方法-201510489041.6
- 桑宁波;李润领;丁弋 - 上海华力微电子有限公司
- 2015-08-11 - 2018-11-09 - H01L21/308
- 本发明公开了一种栅极硬掩模层的去除方法，在栅极顶部和侧墙硬掩模层去除前，通过增加一步薄膜沉积和化学机械研磨形成一层保护层，将栅极和栅极两侧的硬掩模层覆盖，仅暴露出栅极顶部的硬掩模层，然后采用热磷酸将栅极顶部的硬掩模层去除，再使用氧气灰化或DHF湿法刻蚀去除保护层，最后通过热磷酸将栅极两侧的硬掩模层减薄或者去除。本发明可以降低在硬掩模去除时对栅极两侧的过刻蚀导致的多晶硅栅的消耗，避免了沟道长度变小导致的器件参数的漂移等影响，提高了器件的可靠性。
- 衬底刻蚀方法-201410718770.X
- 张君;李兴存 - 北京北方华创微电子装备有限公司
- 2014-12-01 - 2018-08-24 - H01L21/308
- 本发明提供一种衬底刻蚀方法，其包括以下步骤：底膜去除步骤，去除衬底表面未被光刻胶掩膜覆盖的区域上残留的光刻胶；第一刻蚀步骤，其包括交替进行至少两次的第一子步骤和第二子步骤，其中，第一子步骤用于刻蚀衬底，同时将下电极功率设置为能够修饰图形形貌；第二子步骤用于冷却衬底以及释放压爪中积累的电荷；第二刻蚀步骤，用于继续刻蚀衬底，同时将下电极功率设置为使图形达到所需的刻蚀高度。本发明提供的衬底刻蚀方法，其可以提高图形的刻蚀高度、且解决刻蚀粘连以及压爪印记明显的问题。
- 半导体结构及其形成方法-201710063795.4
- 张海洋;王彦;蒋鑫 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2017-02-03 - 2018-08-10 - H01L21/308
- 一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成图形化的核心层；形成保形覆盖基底和核心层的第一侧墙膜；在H2或He氛围下，对第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除基底和核心层顶部的第一侧墙膜，位于核心层侧壁上的剩余第一侧墙膜作为第一侧墙；去除核心层；以第一侧墙为掩膜刻蚀基底。采用等离子体处理与湿法刻蚀的方式相结合的方法，使第一侧墙的顶部为平坦面，且对基底刻蚀损耗较小；因此可以改善刻蚀气体收集角度问题以及pitch walking问题，从而提高刻蚀基底所形成目标图形的质量，进而提高所形成半导体结构的性能和良率。
- 使用双重图案化的自对准纳米线的形成-201410808255.0
- 傅劲逢;陈德芳;严佑展;李佳颖;李俊鸿;林焕哲 - 台湾积体电路制造股份有限公司
- 2014-12-22 - 2018-07-20 - H01L21/308
- 本发明涉及一种方法，包括在半导体衬底上方形成图案预留层。该半导体衬底具有主表面。执行第一自对准多重图案化工艺以图案化图案预留层。该图案预留层的剩余部分包括在平行于半导体衬底的主表面的第一方向上延伸的图案预留带。执行第二自对准多重图案化工艺以在平行于半导体衬底的主表面的第二方向上图案化图案预留层。图案预留层的剩余部分包括图案化的部件。图案化的部件用作蚀刻掩模以通过蚀刻半导体衬底来形成半导体纳米线。本发明还提供了利用上述方法形成的集成电路结构。
- 在晶片表面形成复杂曲面的方法-201611207872.0
- 徐元俊;顾佳烨 - 上海新微技术研发中心有限公司
- 2016-12-23 - 2018-07-03 - H01L21/308
- 本申请提供一种在晶片表面形成复杂曲面的方法，该方法包括：在晶片的表面形成光刻胶；利用具有第一灰度分布的光掩模图形对所述光刻胶进行曝光，并使曝光后的光刻胶显影，以将所述光掩模图形中的所述第一灰度分布转化为所述光刻胶的第一厚度分布，从而在所述光刻胶表面形成曲面；刻蚀光刻胶，对所述光刻胶的表面和所述晶片的表面进行刻蚀，以将所述光刻胶表面的曲面转移到所述晶片的表面。根据本申请能够在晶片表面形成曲面。
- 用于形成SRAM鳍部的掩膜版组件以及鳍部的制作方法-201410443536.0
- 毛刚;张弓 - 中芯国际集成电路制造（上海）有限公司
- 2014-09-02 - 2018-06-12 - H01L21/308
- 本申请公开了一种用于形成SRAM鳍部的掩膜版组件以及鳍部的制作方法。该掩膜版组件包括第一掩膜版和第二掩膜版，其中第一掩膜版包括至少两组第一图形单元，每组第一图形单元包括第一光阻挡区和第一光透过区；第二掩膜版包括与每组第一图形单元的位置对应设置的第二图形单元，每组第二图形单元包括第三光透过区和第三光阻挡区，其中，第一掩膜版还包括：第二光阻挡区，设置于相邻第一图形单元之间；第二光透过区，设置于相邻第一图形单元之间；第二掩膜版还包括：第四光透过区，与第二光阻挡区的位置对应设置；第四光阻挡区，设置于相邻第二图形单元之间，且位于第四光透过区的两侧。该掩膜版组件中图形的均匀性得以提高。
- 形成不同深度沟槽的集成电路制造方法-201510435897.5
- 马兰涛;朱骏;张旭升 - 上海华力微电子有限公司
- 2015-07-22 - 2018-06-01 - H01L21/308
- 一种形成不同深度沟槽的集成电路制造方法，包括：在硅衬底的上面需要淀积硬掩模层；把需要进行沟槽刻蚀的硬掩模层区域打开；刻蚀以使所有沟槽的深度达到工艺要求的浅沟槽刻蚀深度目标；在硬掩模层上及浅沟槽内涂布一层掺硅抗反射光刻胶，在掺硅抗反射光刻胶上涂布光刻胶，对光刻胶进行第二次光刻，把需要进行深沟槽刻蚀的光刻胶区域打开；去除需要进行深沟槽刻蚀的光刻胶区域内的浅沟槽内的掺硅抗反射光刻胶；去除光刻胶，去除硬掩模层上面的掺硅抗反射光刻胶；进行第二次沟槽刻蚀工艺，使深沟槽刻蚀的总深度达到工艺要求的深沟槽深度目标，把残留掺硅抗反射光刻胶去除；将衬底上的残留的硬掩模层去除。
- 蚀刻方法、蚀刻液及半导体元件的制造方法-201380059067.6
- 室祐継;上村哲也;稻叶正;水谷笃史 - 富士胶片株式会社
- 2013-11-12 - 2018-05-25 - H01L21/308
- 本发明的蚀刻方法是在对具有含有氮化钛(TiN)的第1层及含有过渡金属的第2层的基板进行处理时，选定第1层中的表面含氧率为0.1摩尔％～10摩尔％的基板，在基板的第1层应用含有氢氟酸化合物及氧化剂的蚀刻液而去除第1层。本发明还提供蚀刻液及半导体元件的制造方法。根据本发明的蚀刻方法，可在对含有TiN的第1层进行蚀刻时，实现该TiN层在蚀刻后的表面均匀化，以及金属层(第2层)在蚀刻后的表面均匀化。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
