[发明专利]熔断结构及其形成方法在审
| 申请号： | 201711125831.1 | 申请日： | 2017-11-14 |
| 公开（公告）号： | CN109786364A | 公开（公告）日： | 2019-05-21 |
| 发明（设计）人： | 管斌;王昆 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L23/62 | 分类号： | H01L23/62;H01L21/02 |
| 代理公司： | 上海立群专利代理事务所(普通合伙) 31291 | 代理人： | 侯莉;毛立群 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种熔断结构及形成方法，在衬底表面形成介质层；在介质层表面形成金属层，在金属层表面形成第二光阻层；和以第二光阻层为掩膜刻蚀金属层，以形成熔断丝，熔断丝包括位于其两端部的连接区以及位于连接区之间并与连接区相连的熔断区，连接区与熔断区的厚度相等。在刻蚀形成熔断丝的过程中，刻蚀金属层与刻蚀介质层分开进行，避免形成难以清洗去除的刻蚀产物，防止熔断丝的熔断区两侧出现漏电流，提高了熔断结构的性能。 | ||
| 搜索关键词： | 熔断 连接区 熔断丝 刻蚀金属层 光阻层 介质层表面 金属层表面 刻蚀介质层 衬底表面 厚度相等 刻蚀产物 介质层 金属层 两端部 漏电流 刻蚀 掩膜 去除 清洗 | ||
【主权项】：
1.一种熔断结构，其特征在于，包括：衬底，以及位于所述衬底上方的介质层；和熔断丝，所述熔断丝位于所述介质层表面，所述熔断丝包括位于其两端部的连接区以及位于所述连接区之间并与所述连接区相连的熔断区，所述熔断区与所述连接区的厚度相等。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711125831.1/，转载请声明来源钻瓜专利网。
- 上一篇：显示面板
- 下一篇：半导体器件以及形成半导体器件的方法
- 同类专利
- 用以防止短路事件的半导体功率模块-201910282491.6
- 金志奂;H·宋;杨贵坚;O·兹施埃斯昌 - 半导体元件工业有限责任公司
- 2019-04-10 - 2019-10-22 - H01L23/62
- 本发明题为“用以防止短路事件的半导体功率模块”。根据一方面，本发明公开了一种半导体功率模块，所述半导体功率模块包括衬底，耦接到所述衬底的半导体器件，耦接到所述半导体器件的接合丝，以及设置在所述衬底上的第一模制材料层。所述第一模制材料层包封所述接合丝的第一部分。所述接合丝具有设置在所述第一模制材料层外部的第二部分。所述半导体功率模块包括设置在所述第一模制材料层上的第二模制材料层。所述第二模制材料层包封所述接合丝的所述第二部分。所述第二模制材料层的硬度小于所述第二模制材料层的硬度。
- 用于集成电路的颈缩互连熔丝结构-201480077847.8
- 陈占平;A·W·杨;S·郑;U·巴塔查里亚;C·H·华莱士 - 英特尔公司
- 2014-05-08 - 2019-10-18 - H01L23/62
- 一种包括熔丝的互连熔丝结构以及制造这种结构的方法，该熔丝具有颈缩线段。由所施加的熔丝编程电压驱动的电流可以断开颈缩熔丝段以影响IC的操作。在实施例中，熔丝结构包括距中心互连线等距离的相邻互连线对。在其它实施例中，中心互连线以及相邻互连线至少其中之一包括横向宽度相差相同且互补的量的线段。在其它实施例中，中心互连线在颈缩线段的相对端部处被互连。在其它实施例中，利用间距减小基于间隔体的图案化工艺制造颈缩线段。
- 一种反熔丝结构及其制造方法-201510736500.6
- 赵劼;钟汇才 - 中国科学院微电子研究所
- 2015-11-02 - 2019-10-15 - H01L23/62
- 本发明提供一种反熔丝结构，包括：半导体衬底；半导体衬底上的鳍；鳍表面上的栅介质层以及栅极；栅极两侧的鳍上的源漏区；源漏区表面上的反熔丝介质层以及其上的上电极。基于鳍的反熔丝结构具有更小的面积和更大的容量，满足器件高集成度的要求，同时，能与鳍式器件的很好的兼容，工艺兼容性好。
- 瞬态电压抑制器装置-201710043196.6
- 陈志豪 - 力智电子股份有限公司
- 2017-01-19 - 2019-10-11 - H01L23/62
- 本发明涉及一种瞬态电压抑制器装置，包括多个输入输出接脚、多个接地接脚以及基板。基板包括承载部以及多个区隔部。承载部用以承载一芯片，区隔部由承载部延伸而形成，且分别设置于各输入输出接脚及各接地接脚间。芯片分别电性连接输入输出接脚及接地接脚，且区隔部与输入输出接脚及接地接脚电性绝缘。本发明可降低输入输出接脚与接地接脚间的等效电容的电容值。
- 具有导体回填的嵌入式熔丝-201480072838.X
- 李呈光;W·M·哈菲兹;C-H·简 - 英特尔公司
- 2014-02-11 - 2019-10-11 - H01L23/62
- 嵌入式熔丝结构和制造技术。嵌入式熔丝可以包括具有相比于被设置在高‑z部分之间的低‑z部分延伸至较大z‑高度的两个高‑z部分的非平面导电线，该低‑z部分具有降低的载流能力。被设置在低‑z部分上方的电介质具有与高‑z线部分成平面的顶部表面，熔丝接触部可以着落至高‑z线部分。嵌入式熔丝的制造可以包括对被设置在衬底上方的第一电介质材料区进行底切。以第二电介质材料对底切区进行加衬。通过以导电材料对经加衬的底切区进行回填来形成一对电连接的熔丝端部。在有利实施例中，熔丝制造与高‑K金属栅极晶体管和精密多晶硅电阻器制造流程相兼容。
- 一种具有失效开路特征的大功率半导体器件-201910714323.X
- 王成森;吴家健 - 捷捷半导体有限公司
- 2019-08-03 - 2019-10-08 - H01L23/62
- 本发明涉及电力电子器件技术领域，本发明公开了一种具有失效开路特征的大功率半导体器件，包括三端大功率芯片、阳极外引线、阴极外引线和控制极外引线，以及阴极内引线、控制极内引线、绝缘衬垫，低温柱状导电焊材，以及绝缘衬垫及柱状导电焊材之间的空气间隙，所述绝缘衬垫预制于阴极内引线上。当大功率半导体器件在失效或由故障诱发的失效过程中，会使器件的温度急剧升高，当温度升高到预置柱状低温导电焊材的熔点时，焊材融化填充空气间隙，造成阴极内引线与芯片间开路，从而使器件失效或失效之前开路，从而保护本器件驱动回路安全。
- 具有主动短路故障模式的功率半导体装置-201880009835.X
- 柳春雷;F.杜加尔;M.拉希莫;P.K.施泰默 - ABB瑞士股份有限公司
- 2018-01-31 - 2019-09-20 - H01L23/62
- 功率半导体装置（10）包括提供Si开关（14）的Si芯片（12）以及提供宽带隙材料开关（18）的宽带隙材料芯片（16），其中Si开关（14）和宽带隙材料开关（18）被并联电连接。用于控制功率半导体装置（10）的方法包括：在正常操作模式期间，通过将对应栅极信号施加到至少宽带隙材料开关（18）来控制至少宽带隙材料开关（18）以用于切换经过功率半导体装置（10）的电流；感测功率半导体装置（10）中的故障；以及在所感测故障的情况下，通过施加栅极信号来控制Si开关（14），使得在Si芯片（12）中生成电流，所述电流将Si芯片（12）加热到形成经过Si芯片（12）的永久导通通路的温度。
- 一种负压保护电路-201822214690.7
- 陈宇;孙承呈 - 朝阳无线电元件有限责任公司
- 2018-12-27 - 2019-08-02 - H01L23/62
- 本实用新型公开了一种负压保护电路，包括管壳和三氧化二铝陶瓷基板，所述三氧化二铝陶瓷基板通过烧结安置于管壳上，且三氧化二铝陶瓷基板上通过导电银浆分别粘接有NPN三极管芯片、陶瓷电容、P沟道MOS管芯片和光电耦合器，所述三氧化二铝陶瓷基板上设有厚膜电阻和焊盘。该负压保护电路设置有管壳，管壳与大功率芯片之间采用三氧化二铝陶瓷基片进行隔离，此陶瓷基片热导率良好，管壳为钨铜合金材质，具有和三氧化二铝陶瓷基板相匹配的线性膨胀系数，同时这两种材质都具有极好的散热性能，以方便来提升整个电路实际使用使用的实用性能，并且本电路内部采用光电耦合器进行控制，起到抗干扰性强作用。
- 一种熔断电路-201610363579.7
- 周正伟 - 上海路虹电子科技有限公司
- 2016-05-27 - 2019-07-12 - H01L23/62
- 本发明公开了一种熔断电路，包括：熔断模块，安装在集成电路上，用于通过修调电流使熔断电路熔断；控制模块，用于接收并识别修调数据，并根据修调数据向熔断模块输出修调电流；执行模块，分别与控制模块和熔断模块连接，用于闭合或断开熔断模块与集成电路的连接；修调监测模块，用于监测熔断模块的熔断状态，并针对熔断模块进行预修调。本发明的优点和有益效果在于：实现结果简单具有更高的灵活性和可靠性，同时还具有更高的熔断可控性，有利于精确熔断和快速熔断的实现；通过利用预修调模式，使工作人员能够获得最佳的修调结果，极大的提高了产品的良品率；同时还避免了随机信号对熔断电路产生的干扰，降低了功耗。
- 熔断结构及其形成方法-201711125831.1
- 管斌;王昆 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-11-14 - 2019-05-21 - H01L23/62
- 本发明公开了一种熔断结构及形成方法，在衬底表面形成介质层；在介质层表面形成金属层，在金属层表面形成第二光阻层；和以第二光阻层为掩膜刻蚀金属层，以形成熔断丝，熔断丝包括位于其两端部的连接区以及位于连接区之间并与连接区相连的熔断区，连接区与熔断区的厚度相等。在刻蚀形成熔断丝的过程中，刻蚀金属层与刻蚀介质层分开进行，避免形成难以清洗去除的刻蚀产物，防止熔断丝的熔断区两侧出现漏电流，提高了熔断结构的性能。
- 一种防护器件及电子设备-201821036821.0
- 彭加武 - 深圳市槟城电子有限公司
- 2018-07-02 - 2019-03-12 - H01L23/62
- 本实用新型公开了一种防护器件及电子设备。该防护器件包括引线框架和保护部件，引线框架包括第一引脚结构和第二引脚结构，第一引脚结构的第一芯片连接部与半导体芯片的第一表面电连接，保护部件的第一端与半导体芯片的第二表面电连接，保护部件的第二端与第二引脚结构的第二芯片连接部电连接，保护部件用于在其上流过的电流超出其通流能力而断开。该防护器件在提高器件的制造效率、降低器件的制造成本的基础上，使得防护器件能够在电流突然拉升的条件下开路失效，有效避免了电路中元器件烧毁，提升了电子设备工作的安全可靠性。
- 绝缘体上半导体构造中的电熔丝-201610344427.2
- J·霍恩切尔;P·巴尔斯;H-P·莫尔 - 格罗方德半导体公司
- 2016-05-23 - 2019-03-08 - H01L23/62
- 本发明涉及绝缘体上半导体构造中的电熔丝，具体涉及一种形成具有熔丝的半导体装置的方法，包括：提供绝缘体上半导体(SOI)结构，其中该绝缘体上半导体结构包括绝缘层以及形成于该绝缘层上的半导体层；形成增高半导体区于该半导体层上并邻近该半导体层的中间部分；执行硅化制程于该半导体层的该中间部分及该增高半导体区，以形成硅化半导体层及硅化增高半导体区。
- 用于高压直流转换器的电子保护模块-201380081250.6
- D.贝姆 - 西门子公司
- 2013-12-17 - 2019-02-12 - H01L23/62
- 本发明公开了一种电子模块，用于针对高电流浪涌和破坏性放电对HVDC转换器的功率半导体器件进行保护。其包括电容器、短路设备、可移动部分、短路部分和弹簧元件。短路设备与电容器并联连接。短路设备包括第一和第二母线。可移动部分连接到第一母线，并且短路部分连接到第二母线。弹簧元件布置在可移动部分和短路部件之间。当短路电流流过第一母线时，两个母线之间的电磁力使第一母线排斥第二母线，而向短路部分移动。短路部分提供将第一母线连接到第二母线的短路路径，从而将电容器短路，并且将HVDC转换器的功率半导体器件旁路。
- 一种埋线型贴片式保险丝-201820810116.5
- 刘忠玉;周细兵 - 东莞市佳骏电子科技有限公司
- 2018-05-28 - 2019-01-04 - H01L23/62
- 本实用新型系提供一种埋线型贴片式保险丝，包括二极管封装体，二极管封装体内的底部设有两个引脚座，两个引脚座之间设有间隔槽，每个引脚座上都设有一安装凹槽，两个安装凹槽与间隔槽相通；两个安装凹槽之间连接有熔断丝，熔断丝的上下高度差为h，安装凹槽的深度为H，H>h，两个安装凹槽和间隔槽内填充有硅胶保护层。本实用新型设置二极管贴片式封装结构，拥有极小的尺寸，能够应用于微型电路板，设置用于安装熔断丝和硅胶保护层的安装凹槽，确保硅胶保护层有效包裹熔断丝，能够有效防止熔断丝在发热熔断的过程中导致封装体碳化，防止两个引脚座之间发生短路，从而有效确保保险丝的断路保护性能。
- 一种大功率多路半导体保护芯片-201820944204.4
- 孙志斌;宣雷;程红俊;龙航 - 上海智晶半导体科技有限公司
- 2018-06-19 - 2018-12-21 - H01L23/62
- 本实用新型属于半导体技术领域，具体涉及一种大功率多路半导体保护芯片，包括芯片，所述芯片两侧设有输入针脚、输出针脚、负载输出针脚和负载输入针脚，所述芯片包括密封外壳和电路芯片，所述电路芯片包括自恢复保险丝和双向瞬态抑制二极管，所述双向瞬态抑制二极管一端连接有外部电源，所述双向瞬态抑制二极管另一端与自恢复保险丝串联，所述自恢复保险丝连接有外部电源另一极，所述双向瞬态抑制二极管并联有负载，所述负载与自恢复保险丝串联。本实用新型旨在提供大功率多路半导体保护芯片，可以有效防止电流增大发热而烧坏瞬态电压抑制器，增加保护芯片中瞬态电压抑制器的寿命，从而更好的保护精密元器件。
- 芯片内熔丝结构-201810696073.7
- 张雨田 - 上海华虹宏力半导体制造有限公司
- 2018-06-29 - 2018-11-23 - H01L23/62
- 本发明公开了一种芯片内熔丝结构，金属线在作为熔丝熔断的区域宽度变窄，非熔断区域的金属丝宽度大于位于熔断区域内的金属丝宽度；金属线的上方覆盖绝缘介质层；绝缘介质层在金属丝熔断区域的两侧打开窗口，窗口向下深度直达金属丝熔断区域两侧；窗口离熔断区域之间间隔绝缘介质层。本发明所述的芯片内熔丝结构，采用分区段的熔丝结构，熔断区熔丝变窄，同时熔断区域两侧介质层开窗。降低熔丝工艺和其他相关工艺之间关联性，使得其生产良率和工艺窗口大大增加。
- 一种防护器件及其制作方法、电子设备-201810708315.X
- 彭加武 - 深圳市槟城电子有限公司
- 2018-07-02 - 2018-11-23 - H01L23/62
- 本发明公开了一种防护器件及其制作方法、电子设备。该防护器件包括引线框架和保护部件，引线框架包括第一引脚结构和第二引脚结构，第一引脚结构的第一芯片连接部与半导体芯片的第一表面电连接，保护部件的第一端与半导体芯片的第二表面电连接，保护部件的第二端与第二引脚结构的第二芯片连接部电连接，保护部件用于在其上流过的电流超出其通流能力而断开。该防护器件在提高器件的制造效率、降低器件的制造成本的基础上，使得防护器件能够在电流突然拉升的条件下开路失效，有效避免了电路中元器件烧毁，提升了电子设备工作的安全可靠性。
- 一种具有压敏电阻的ESD保护低压超结MOSFET及其制造方法-201610789862.6
- 张雨;刘侠;杨东林;罗义 - 西安芯派电子科技有限公司
- 2016-08-30 - 2018-11-16 - H01L23/62
- 本发明公开了一种具有压敏电阻的ESD保护低压超结MOSFET及其制造方法，包括硅外延层，硅外延层外依次设置有场氧化层和介质层；其中硅外延层内设置有阱区，阱区上设置有源区，源区直接与介质层连接；场氧化层分别与多晶ESD结构和多晶压敏电阻连接，多晶压敏电阻与第一金属层连接；多晶ESD结构与第二金属层连接；有源区与第三金属层连接。通过在MOSFET的栅极和源极增加一个压敏电阻，解决了在常规需求下MOSFET器件测试不到栅极漏电流Igss真实电流的问题，并且还能够实现对单个低压超结MOSFET及单个ESD模块的测试。
- 使用间隔体击穿的反熔丝元件-201480076293.X
- T·张;C-H·简;W·M·哈菲兹 - 英特尔公司
- 2014-03-24 - 2018-10-26 - H01L23/62
- 公开了用于有效地实现可编程存储器阵列电路架构的技术和电路，该架构包括非易失性和易失性存储器两者。存储器电路采用反熔丝方案，该反熔丝方案包括1T位单元的阵列，其中，每个位单元有效地包含一个栅极或类晶体管器件，该类晶体管器件为该位单元提供反熔丝元件和选择器器件两者。具体来说，位单元器件具有非对称的基于沟槽的源极/漏极接触部，以使得一个接触部结合间隔体和栅极金属形成电容器，并且另一个接触部结合掺杂的扩散区和栅极金属形成二极管。电容器用作位单元的反熔丝元件，并且可以通过击穿间隔体来进行编程。二极管有效地提供了肖特基结，该肖特基结用作可以消除来自共享相同位线/字线的位单元的编程和读取干扰的选择器器件。
- 中介层及其制造方法、电子装置和保护装置-201510943619.0
- 戈尔特·海灵;迪米特里·林腾;李介文 - 台湾积体电路制造股份有限公司;跨大学校际微电子卓越研究中心
- 2015-12-16 - 2018-08-21 - H01L23/62
- 本公开提供一种中介层及其制造方法、电子装置和保护装置，中阶层包括具有一半导体基底以及电性连接基底通孔电极的一接面金属。该半导体基地包括一主表面及至少局部穿过该半导体基底的一基底通孔电极。接面金属与位于半导体基底的一主表面的一掺杂区接触而构成一肖特基二极管。本公开又提供一种电子装置，其包括上述中介层，也提供使用中介层的一种保护装置，其提供一放电路径通过肖特基二极管至半导体基底，以及提供一种包括半导体基底及肖特基二极管的中介层的制造方法。本公开在所需的工艺步骤最少化下提供额外的功能。
- 半导体熔丝及其制法-201610004808.6
- J·辛格;A·米塔尔 - 格罗方德半导体公司
- 2016-01-05 - 2018-07-31 - H01L23/62
- 本发明涉及半导体熔丝及其制法，其提出具有外延熔丝连接区的半导体熔丝及其制法。该方法包括：制造包含以熔丝连接区电性连接的阳极区和阴极区的半导体熔丝，该制造包括：在该阳极区和该阴极区之间以外延方式形成该熔丝连接区，其中，该熔丝连接区有助于在该阳极区和该阴极区之间施加编程电流时令该半导体熔丝形成断路。该半导体熔丝包括：以熔丝连接区电性连接的阳极区和阴极区，其中，该熔丝连接区包括外延结构且有助于在该阳极区和该阴极区之间施加编程电流时令该半导体熔丝的形成断路，其中，该外延结构与该半导体熔丝的该阳极区和该阴极区至少部分结晶对准。
- 一种电路板的低成本防瞬间高电压装置-201721840520.9
- 刘应保 - 惠州市三特电器有限公司
- 2017-12-23 - 2018-07-20 - H01L23/62
- 本实用新型公开了一种电路板的低成本防瞬间高电压装置，包括：外壳、压敏电阻、密封层，其特征在于：所述的外壳为陶瓷外壳，且外壳上部为封口下部为开口，所述的密封层为阻燃密封层，密封层固接在外壳下部，所述的压敏电阻设置在外壳内部，且压敏电阻的金属引脚穿过密封层，所述的外壳内部充满阻燃填充料，所述的填充料为石英砂粉末材料、硅胶、水泥封装料或环氧树脂，所述的外壳的上部封口开有通孔，通孔数量为多个，所述的密封层上部设置有绝缘板，所述的压敏电阻的金属引脚穿过绝缘板、密封层。本实用新型具有结构简单紧凑、安全性高、使用效果好等优点。
- 用于金属熔丝应用的堆叠通道结构-201610161586.9
- R.G.菲利皮;G.伯尼拉;K.钱达;S.格鲁诺;N.E.鲁斯蒂格;A.H.西蒙;王平川 - 国际商业机器公司
- 2012-03-13 - 2018-07-03 - H01L23/62
- 一种具有堆叠的通道(122,132)的后段制程(BOEL)熔丝结构。通道(122,132)堆叠导致高深宽比，而使得通道内的衬里和种子覆盖更差。衬里(124)和种子层的弱化导致电迁移(EM)失效的较高概率。该熔丝结构解决了因差的衬里和种子覆盖引起的失效。设计特征允许确定失效发生在何处、确定在熔丝编程后受损害区域的程度，并防止受损害电介质区域的进一步蔓延。
- 一种具有抗瞬间电气过载能力的集成电路封装块-201711398161.0
- 刘梦思;褚向远;邸薇薇 - 刘梦思
- 2017-12-21 - 2018-06-15 - H01L23/62
- 本发明公开了一种具有抗瞬间电气过载能力的集成电路封装块，其结构包括过载断电器、集成电板、连接端子、安装孔，集成电板的上方设有过载断电器采用过盈配合，连接端子设有两个以上且两两之间相互平行，连接端子均匀等距的分布在集成电板的四周，安装孔为圆形结构且设于集成电板前端的左侧为一体结构，通过其结构上设有过载断电器，在使用时，当设备上的电气过压使，可以立即将设备断电，使其不容易造成集成电路烧毁，使用寿命长。 1
- 利用非平面拓扑的反熔丝元件-201180074588.X
- W·M·哈菲兹;C-H·简;C·蔡;J·朴;J-Y·D·叶 - 英特尔公司
- 2011-10-18 - 2018-06-08 - H01L23/62
- 本文公开了用于提供非易失性反熔丝存储器元件和其它反熔丝链路的技术。在一些实施例中，反熔丝存储器元件配置有诸如FinFET拓扑的非平面拓扑。在一些这样的实施例中，鳍状物拓扑可以被操控并且用于通过创建适合于在较低电压非易失性反熔丝存储器元件中使用的增强型发射位置来有效地提升较低击穿电压晶体管。在一个示例实施例中，提供一种半导体反熔丝设备，其包括具有配置有锥形部分的鳍状物的非平面扩散区域、位于包括所述锥形部分的所述鳍状物上的介电隔离层以及位于所述介电隔离层上的栅极材料。所述鳍状物的所述锥形部分可以例如通过氧化、蚀刻和/或烧蚀来形成，并且在一些情况中包括基区和变薄区，并且变薄区比基区薄至少50％。
- 一种集成电路芯片的保护圈-201721442020.X
- 付贤应 - 贵州捷科特电气设备有限公司
- 2017-11-01 - 2018-05-25 - H01L23/62
- 本实用新型公开了一种集成电路芯片的保护圈，其结构包括电路板、电阻器、电子芯片、集成电路、分屏器、控制器、电容器、分屏器、信号灯、二级板，电路板与电阻器电连接，电阻器设于电子芯片的右上方，电子芯片与集成电路平行，集成电路通过电路板与分屏器电连接，分屏器安装于电路板上，控制器设于电容器的右侧，电容器通过电路板与分屏器电连接，分屏器与电路板贴合，信号灯设于二级板下方，二级板与分屏器相平行，二级板嵌入安装于电路板上，本实用新型一种集成电路芯片的保护圈，在结构上设置了电子芯片，通过电子芯片对其电压转换，使频率特效变快，速度变快，实现电压转换效果，防止了集成电路芯片因电压过大导致损坏。
- 一种电路板的低成本防瞬间高电压装置-201711411296.6
- 刘应保 - 惠州市三特电器有限公司
- 2017-12-23 - 2018-04-20 - H01L23/62
- 本发明公开了一种电路板的低成本防瞬间高电压装置，包括外壳、压敏电阻、密封层，其特征在于所述的外壳为陶瓷外壳，且外壳上部为封口下部为开口，所述的密封层为阻燃密封层，密封层固接在外壳下部，所述的压敏电阻设置在外壳内部，且压敏电阻的金属引脚穿过密封层，所述的外壳内部充满阻燃填充料，所述的填充料为石英砂粉末材料、硅胶、水泥封装料或环氧树脂，所述的外壳的上部封口开有通孔，通孔数量为多个，所述的密封层上部设置有绝缘板，所述的压敏电阻的金属引脚穿过绝缘板、密封层。本发明具有结构简单紧凑、安全性高、使用效果好等优点。
- 具有熔丝图案的半导体器件-201310646036.2
- 赵文祺;安殷彻;金相荣;辛周源;李旼镐 - 三星电子株式会社
- 2013-12-04 - 2018-04-06 - H01L23/62
- 本发明公开了具有熔丝图案的半导体器件，该半导体器件通过防止经由修复工序切断的熔丝由于电化迁移而重新电连接来提高可靠性。该半导体器件包括衬底；熔丝，所述熔丝包括第一熔丝图案和第二熔丝图案，所述第一熔丝图案和所述第二熔丝图案形成在所述衬底上并位于相同水平面上，并且所述第一熔丝图案和所述第二熔丝图案以第一宽度彼此间隔开，使得所述熔丝中的间隙位于所述第一熔丝图案与所述第二熔丝图案之间的第一位置；以及第一绝缘层，所述第一绝缘层形成在所述第一熔丝图案和所述第二熔丝图案上，所述第一绝缘层包括开口，所述开口位于所述第一位置上方并具有小于所述第一宽度的第二宽度。
- 用于熔丝组件的连接结构-201721057916.6
- 金传山;黄彭发;罗宣国 - 阳光电源股份有限公司
- 2017-08-23 - 2018-03-23 - H01L23/62
- 本申请公开了一种用于熔丝组件的连接结构，涉及半导体技术领域，所述连接结构包括用于与熔丝组件接触的至少一个搭接铜排，所述至少一个搭接铜排具有至少一个缺口。所述至少一个缺口包括平直部和半圆部。连接结构还包括至少一个过渡铜片，位于所述熔丝组件和所述至少一个搭接铜排之间。该连接结构不仅方便熔丝组件的安装和拆卸，并且提高了熔丝组件的载流能力和散热性能。
- 借助于等温凝固反应来连接接合配对件以形成In‑Bi‑Ag连接层的方法和接合配对件的相应装置-201480018514.8
- 安德烈亚斯·普洛斯尔 - 欧司朗光电半导体有限公司
- 2014-03-24 - 2018-03-23 - H01L23/62
- 提出一种用于连接接合配对件(1，2)、例如光电子半导体芯片(例如发光二极管芯片)和电路板或金属导体框的方法，所述方法具有下述步骤提供第一接合配对件(1)和第二接合配对件(2)；将第一层序列(10)施加到第一接合配对件(1)上，所述第一层序列包括至少一个包含银或由银构成的层(11，15)；将第二层序列(20)施加到第二接合配对件(2)上，所述第二层序列包括至少一个包含铟和铋的层(29)或者包含铟的层(23)和包含铋的层(22，24)；在最高120℃的接合温度下，在预设的接合时间中，利用接合压强(p)将第一层序列(10)和第二层序列(20)在其分别背离第一接合配对件(1)和第二接合配对件(2)的端面上加压到一起，其中第一层序列(10)和第二层序列(20)熔化成连接层(30)，所述连接层直接邻接于第一接合配对件和第二接合配对件并且其熔化温度至少为260℃。
- 专利分类
