[发明专利]半导体存储装置及其制造方法有效
| 申请号： | 201710774941.4 | 申请日： | 2017-08-31 |
| 公开（公告）号： | CN108630662B | 公开（公告）日： | 2021-12-07 |
| 发明（设计）人： | 日下部武志 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勋 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置具备衬底、第1积层体、柱状部、第2绝缘膜及第2积层体。所述第1积层体设置在所述衬底上的第1区域内。所述第2绝缘膜设置在所述衬底上的第2区域内，且在所述第1积层体的积层方向上具有第1厚度。所述第2积层体设置在所述第2绝缘膜上。在所述第2积层体中，交替积层有第1膜及第3绝缘膜。所述第2积层体的多个第1膜中最上层的第1膜距所述衬底的上表面在所述积层方向上位于第1距离处。所述第1厚度为所述第1距离的30％以上的厚度。 | ||
| 搜索关键词： | 半导体 存储 装置 及其 制造 方法 | ||
【主权项】：
1.一种半导体存储装置，其特征在于具备：衬底；第1积层体，设置在所述衬底上的第1区域内，且是由第1绝缘膜及电极膜交替积层而成；柱状部，设置在所述第1积层体内，在所述第1积层体的积层方向上延伸，且具有沿所述衬底上表面的第1方向的宽度扩宽而得的连结部分；第2绝缘膜，设置在所述衬底上的第2区域内，且在所述积层方向上具有第1厚度；及第2积层体，设置在所述第2绝缘膜上，且是由第1膜及第3绝缘膜交替积层而成；且所述第2积层体的多个第1膜中最上层的第1膜距所述衬底的上表面在所述积层方向上位于第1距离处，所述第1厚度为所述第1距离的30％以上的厚度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710774941.4/，转载请声明来源钻瓜专利网。
- 上一篇：半导体元件图案的形成方法
- 下一篇：阵列基板及其制备方法、应用和性能改善方法
