[发明专利]半导体器件、其制作方法及其制作的存储器有效
申请号: | 201710543550.1 | 申请日: | 2017-07-05 |
公开(公告)号: | CN107256892B | 公开(公告)日: | 2018-06-26 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L29/10;H01L29/06;H01L21/336 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件、其制作方法及其制作的存储器,所述半导体器件的制作方法包括:提供一包含隔离结构与有源区的半导体衬底,在有源区上形成第一凹槽,在第一凹槽上沉积多晶硅层,沿一第一方向对所述多晶硅层进行倾斜离子注入,在第一凹槽的某些位置避免了离子注入,然后对多晶硅层进行氧化并去除具有离子注入的氧化硅层,接着以剩余的氧化硅层为掩膜对第一凹槽进行刻蚀,最终形成在有源区的电晶管U形通道为非对称结构,由此形成的半导体器件具有非对称的有源区通道,从而实现对有源区电流的控制,改善结面漏电现象,提高半导体器件的电学性能。 | ||
搜索关键词: | 半导体器件 源区 多晶硅层 制作 存储器 氧化硅层 离子 非对称结构 电学性能 隔离结构 漏电现象 倾斜离子 非对称 衬底 刻蚀 掩膜 沉积 去除 半导体 | ||
【主权项】:
1.一种半导体器件的制作方法,其特征在于,包括:提供一半导体衬底,在所述半导体衬底上形成隔离结构,所述隔离结构将所述半导体衬底隔离为多个有源区;形成一掩膜层,所述掩膜层覆盖所述半导体衬底;在所述有源区内形成一第一凹槽,且去除与所述第一凹槽沿一第一方向上相邻的所述隔离结构上的所述掩膜层,所述第一凹槽沿所述第一方向上相对的两侧面与其相邻的所述隔离结构的侧面重合;形成一多晶硅层,所述多晶硅层覆盖所述掩膜层、所述隔离结构以及所述第一凹槽;沿所述第一方向对所述多晶硅层进行倾斜离子注入;对所述多晶硅层进行氧化,以形成氧化硅层;去除具有离子掺杂的所述氧化硅层;以及以剩余的所述氧化硅层和所述掩膜层为掩膜,对所述第一凹槽下方的所述有源区进行刻蚀形成第二凹槽,所述第二凹槽在所述有源区內的部位形成为非对称结构的电晶管U形通道。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710543550.1/,转载请声明来源钻瓜专利网。
- 上一篇:具有Q1和Q4控制的双向开关
- 下一篇:太阳能电池
- 同类专利
- 专利分类