[发明专利]半导体器件、其制作方法及其制作的存储器

说明书

本发明提供一种半导体器件、其制作方法及其制作的存储器，所述半导体器件的制作方法包括：提供一包含隔离结构与有源区的半导体衬底，在有源区上形成第一凹槽，在第一凹槽上沉积多晶硅层，沿一第一方向对所述多晶硅层进行倾斜离子注入，在第一凹槽的某些位置避免了离子注入，然后对多晶硅层进行氧化并去除具有离子注入的氧化硅层，接着以剩余的氧化硅层为掩膜对第一凹槽进行刻蚀，最终形成在有源区的电晶管U形通道为非对称结构，由此形成的半导体器件具有非对称的有源区通道，从而实现对有源区电流的控制，改善结面漏电现象，提高半导体器件的电学性能。

技术领域

本发明涉及电子技术领域，具体涉及一种具有集成电路的半导体器件、其制作方法及其制作的存储器。

背景技术

集成电路设计者制造更快且更小的集成电路的一种方式是通过减小构成集成电路的各个元件之间的分隔距离。这种增加衬底上的电路元件的密度的工艺通常称为提高器件集成水平。在设计具有较高集成水平的集成电路的工艺中，已研发出改进的器件沟槽的制造方法。

常见的集成电路元件的一个实例是晶体管。晶体管用于许多不同类型的集成电路，包含存储器装置和处理器。典型的晶体管包括形成于衬底表面处的源极、漏极和栅极。目前，已经研发出垂直晶体管构造，其消耗较少的衬底“有效面积”，且因此有助于提高器件集成水平。

晶体管的构造需要不断改进习知的常见缺点，特别是电场变化所产生的结面漏电(junction leakage)现象，藉以此提高最终半导体器件的性能。

发明内容

本发明的主要目的在于提供一种半导体器件、其制作方法及其制作的存储器，通过设置非对称有源区来达到控制有源区电流的目的，以改善结面漏电(junction leakage)现象。

为实现上述目的，本发明提供一种半导体器件的制作方法，包括：

提供一半导体衬底，在所述半导体衬底上形成隔离结构，所述隔离结构将所述半导体衬底隔离为多个有源区；

形成一掩膜层，所述掩膜层覆盖所述半导体衬底；

在所述有源区内形成一第一凹槽，且去除与所述第一凹槽沿一第一方向上相邻的所述隔离结构上的所述掩膜层，所述第一凹槽沿所述第一方向上相对的两侧面与其相邻的所述隔离结构的侧面重合；

形成一多晶硅层，所述多晶硅层覆盖所述掩膜层、所述隔离结构以及所述第一凹槽；

沿所述第一方向对所述多晶硅层进行倾斜离子注入；

对所述多晶硅层进行氧化，以形成氧化硅层；

去除具有离子掺杂的所述氧化硅层；以及

以剩余的所述氧化硅层和所述掩膜层为掩膜，对所述第一凹槽下方的所述有源区进行刻蚀形成第二凹槽，所述第二凹槽在所述有源区内的部位形成为非对称结构的电晶管U形通道。

可选的，所述有源区呈条状，所述有源区的宽度方向为所述第一方向，所述有源区的长度方向为一第二方向，所述第一方向和第二方向相互垂直；所述非对称结构包含所述电晶管U形通道沿所述第一方向相对布置的两侧坡度不同、所述电晶管U形通道在平行所述第二方向的两平行向上的底部深度不同以及上述组合之其中之一。

可选的，形成所述第二凹槽的步骤包括：

以剩余的氧化硅层为掩膜对所述第一凹槽下方的所述有源区进行第一次刻蚀；以及

以所述掩膜层为掩膜对所述第一凹槽下方的所述有源区以及与所述第一凹槽沿所述第一方向上相邻的所述隔离结构进行第二次刻蚀，在所述有源区区域内形成所述第二凹槽，且剩余的所述氧化硅层被全部去除。

可选的，形成所述第二凹槽之后，还包括：