[发明专利]一种半导体开关器件及其制作方法在审
| 申请号： | 201810783961.2 | 申请日： | 2018-07-17 |
| 公开（公告）号： | CN110729342A | 公开（公告）日： | 2020-01-24 |
| 发明（设计）人： | 王凡 | 申请（专利权）人： | 上海宝芯源功率半导体有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L21/336 |
| 代理公司： | 31219 上海光华专利事务所(普通合伙) | 代理人： | 罗泳文 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体开关器件及其制作方法，包括：P型基底、N型阱区、P型阱区、N型漂移区、栅极结构、N型源区、介质层及源区电极。所述介质层中形成有源区接触窗口，所述源区接触窗口显露的所述N型源区的中部区域反型形成P型接触区，所述P型接触区的两侧均保留有部分所述N型源区，所述源区电极形成于源区接触窗口中。本发明相比于传统工艺能节省一次掩膜的制作，可有效降低工艺成本。本发明将所述源区接触窗口仅显露所述N型源区的中部区域，将所述源区接触窗口显露的所述N型源区的中部区域反型形成P型接触区后，所述P型接触区的两侧均保留有部分所述N型源区，可以有效降低器件的导通电阻，提高器件的驱动电流。 | ||
| 搜索关键词： | 源区接触 中部区域 源区电极 显露 介质层 反型 半导体开关器件 传统工艺 导通电阻 工艺成本 降低器件 驱动电流 栅极结构 保留 基底 掩膜 制作 | ||
【主权项】：
1.一种半导体开关器件的制作方法，其特征在于，所述制作方法包括步骤：/n1)提供一P型基底；/n2)于所述P型基底中形成N型阱区；/n3)于所述N型阱区中形成间隔排列的P型阱区，在P型阱区之间形成N型漂移区；/n4)制作栅极结构，所述栅极结构包括间隔且横跨于所述N型阱区及P型阱区之间的第一栅单元及第二栅单元；/n5)以所述栅极结构为掩膜进行N型离子注入，以于所述P型阱区中形成N型源区；/n6)于器件表面形成介质层，于所述介质层中形成源区接触窗口，所述源区接触窗口显露所述N型源区的中部区域，以所述介质层为掩膜，基于所述源区接触窗口进行P型离子注入，使得显露的所述N型源区的中部区域反型形成P型接触区，所述P型接触区的两侧均保留有部分所述N型源区；/n7)于所述源区接触窗口中填充导电材料以形成源区电极。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宝芯源功率半导体有限公司，未经上海宝芯源功率半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810783961.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其形成方法
- 下一篇：半导体元件及其制作方法
- 同类专利
- 穿隧式场效晶体管-201910048893.X
- 吉尔本·朵尔伯斯;彼德·瑞姆瓦尔;麦特西亚斯·帕斯拉克;卡罗司·迪亚兹 - 台湾积体电路制造股份有限公司
- 2019-01-18 - 2020-02-14 - H01L29/06
- 一种穿隧式场效晶体管，包含第一半导体层、第二半导体层以及本质半导体层。第二半导体层位于第一半导体层上。第一半导体层与第二半导体层是相对的导电型态。第二半导体层包含第一侧壁以及第二侧壁，其实质垂直且大于第一侧壁。本质半导体层接触第二半导体层的第二侧壁与第一半导体层。
- 半导体器件-201910571224.0
- 金孝真;河大元;朴允文;赵槿汇 - 三星电子株式会社
- 2019-06-28 - 2020-02-14 - H01L29/06
- 提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有第一区域和第二区域；第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层。所述单个第一有源鳍和所述多个第二有源鳍可以具有第一导电类型，并且所述第一凹陷的深度可以小于每一个所述第二凹陷的深度。
- 具有屏蔽区域的MOSFET器件及其制造方法-201910713960.5
- M·G·萨吉奥;E·扎内蒂 - 意法半导体股份有限公司
- 2019-08-02 - 2020-02-14 - H01L29/06
- 本公开涉及具有屏蔽区域的MOSFET器件及其制造方法。一种MOSFET器件，包括由半导体材料制成的结构区域，半导体材料具有第一类型的导电性，结构区域具有沿着轴线彼此相对的第一侧和第二侧；具有第二类型的导电性的本本体区域域，第二类型与第一类型相对，本本体区域域在结构本体中从第一侧延伸；具有第一类型的导电性的源极区域，源极区域在本本体区域域中从第一侧开始延伸；栅极区域，在结构区域中从第一侧开始延伸，并且完全横跨本本体区域域；以及具有第二类型的导电性的屏蔽区域，屏蔽区域在结构区域中在栅极区域和第二侧之间延伸。在俯视视图中，屏蔽区域是与栅极区域自对准的注入区域。
- 显示基板、显示装置及显示基板的制作方法-201710509455.X
- 晏国文;董正逵;费强;徐伟齐 - 上海天马有机发光显示技术有限公司
- 2017-06-28 - 2020-02-14 - H01L29/06
- 本发明公开一种显示基板、显示装置及显示基板的制作方法，以改善薄膜晶体管的性能，提高显示装置的产品品质。显示基板包括衬底基板以及设置于所述衬底基板上的底栅型薄膜晶体管，所述薄膜晶体管包括：有源层，包括沿远离所述衬底基板的方向载流子浓度依次减小的第一浓度层、第二浓度层和第三浓度层，所述第二浓度层包括用于与源极连接的第一连接部和用于与漏极连接的第二连接部，所述第三浓度层曝露出所述第一连接部和所述第二连接部；刻蚀阻挡层，设置于所述有源层远离所述衬底基板的一侧且不超出所述第三浓度层的边缘；源极和漏极，设置于所述刻蚀阻挡层远离所述衬底基板的一侧且分别与所述第一连接部和所述第二连接部连接。
- 一种沟槽式晶体管及其制造方法-201710487846.6
- 康晓旭 - 上海集成电路研发中心有限公司
- 2017-06-23 - 2020-02-14 - H01L29/06
- 本发明公开了一种优化的沟槽式晶体管及其制造方法，通过在衬底表面形成条形沟槽，利用沟槽侧壁及底部形成沟道层，并在沟槽内壁处形成第一栅电极介质层，以及在衬底表面形成第二栅电极介质层，在沟槽内填充栅电极材料形成第一栅电极，同时在沟槽两端分别形成围绕沟槽条形两侧及底部的环形源极和漏极，在衬底上形成覆盖沟槽的第二栅电极，使第二栅电极在作为第一栅电极的导电引出端的同时，还通过与第一栅电极共用位于衬底中的源极、漏极和沟道层，形成两个并联的晶体管，从而既能增强晶体管的性能，同时又避免了FINFET制作中复杂的非平面工艺，因此更易于工艺集成的简化和成本的降低。
- 可抑制非线性电容的功率半导体器件-201921156710.8
- 朱袁正;周锦程 - 无锡新洁能股份有限公司
- 2019-07-22 - 2020-02-14 - H01L29/06
- 本实用新型涉及一种能够抑制非线性电容的功率半导体结构。包括半导体基板，所述半导体基板包括第一导电类型衬底和生长在第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的上表面为所述半导体基板的第一主面，所述第一导电类型衬底的下表面为所述半导体基板的第二主面；所述第一导电类型外延层中开设有至少一个沟槽，所述沟槽内设有场氧层和被所述场氧层包裹的屏蔽栅，位于所述屏蔽栅上部两侧的沟槽中还分别设有栅极；所述栅极连接栅极电位，所述沟槽中的屏蔽栅连接栅极电位或源极电位；所述可抑制非线性电容的功率半导体器件可以明显增加漏源电压较高时的米勒电容。
- 一种反向导通场截止型IGBT-201921512202.9
- 徐守一;陈广乐;蔡铭进 - 厦门芯达茂微电子有限公司
- 2019-09-11 - 2020-02-14 - H01L29/06
- 本实用新型提供一种反向导通场截止型IGBT，包括衬底；衬底为P型衬底；P型衬底的背面设有集电极；P型衬底的正面设有电场终止层；电场终止层背离P型衬底的一面设有漂移区；漂移区内设有P型的场限环，场限环设有多个；场限环上设有场氧化层和氧化物介质层；P型衬底的正面还设有P阱，P阱内设有N型的发射极；氧化物介质层上覆盖设有钝化层。本实用新型提供的反向导通场截止型IGBT，在全面注入N型杂质后进行高温退火，从而加快导通以及降低压降；其次，采用高能电子束对晶圆进行辐照，引入晶格缺陷，降低漂移区的载流子寿命，当FRD从正偏改为反偏时，载流子的复合速度变快，从而提高了反向导通场截止型IGBT的开关速度。
- 一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件与制备方法-201710781879.1
- 张安平;田凯;祁金伟;杨明超;陈家玉;王旭辉;曾翔君;李留成 - 西安交通大学
- 2017-09-02 - 2020-02-11 - H01L29/06
- 本发明提供一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件与制备方法，器件包括源极、第一导电类型源区接触、第二导电类型基区、重掺杂第二导电类型沟槽区、多晶硅、栅极、槽栅介质、第二导电类型栅氧保护区、第二导电类型浮空区、第一导电类型漂移区、第二导电类型衬底和漏极。本发明所述第二导电类型栅氧保护区下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压；重掺杂第二导电类型沟槽区有效屏蔽栅氧电场，保护栅氧。
- FRD芯片的终端结构、其制备方法及具有其的FRD芯片-201611076971.X
- 何昌;肖婷;包海涛 - 珠海零边界集成电路有限公司;珠海格力电器股份有限公司
- 2016-11-28 - 2020-02-11 - H01L29/06
- 本发明提供了一种FRD芯片的终端结构、其制备方法及具有其的FRD芯片。该FRD芯片具有衬底和设置在衬底上的外延片，FRD芯片包括终端结构和有源结构，终端结构围绕FRD芯片的有源结构设置在外延片中，衬底向外延片延伸的方向为深度方向，终端结构包括：终端耐压环数量为一个，设置在外延片中；终端截止环设置在终端耐压环的远离有源结构的一侧的外延片中，其中衬底、外延片和终端截止环的掺杂离子类型相同，终端耐压环和外延片的掺杂离子为反型离子。将终端耐压环设置为一个，使得终端结构相对于现有技术中分压环的方案所占面积大大减小且该终端耐压环起到足够的耐压性能，因此，提高了芯片的导电能力且减小了制作终端耐压环的成本。
- 纳米线结构的制作方法-201710453059.X
- 李俊杰;崔虎山;朱慧珑;赵超 - 中国科学院微电子研究所
- 2017-06-15 - 2020-02-11 - H01L29/06
- 本申请提供了一种纳米线结构的制作方法。该制作方法包括：步骤S1，提供一个衬底，并在衬底上形成依次远离衬底的第一半导体材料部与掩膜部；步骤S2，对第一半导体材料部进行表面处理，使得第一半导体材料部的表面部分形成第一表层；步骤S3，刻蚀去除第一表层，去除第一表层的速率与去除衬底的速率之比在大于10；重复步骤S2至步骤S3，直到第一半导体材料部形成纳米线。该制作方法实现了自限制刻蚀，保证了在刻蚀的过程中对衬底造成的损伤较小；之后再进行表面处理，然后在再刻蚀，直到形成预定尺寸的纳米线结构，且形成的纳米线尺寸的重复性和均匀性较好。
- 具有可控晶粒尺寸的半导体装置-201921079539.5
- 陈伟钿;周永昌;张永杰 - 创能动力科技有限公司
- 2019-07-10 - 2020-02-11 - H01L29/06
- 本实用新型公开了具有可控晶粒尺寸的半导体装置。该半导体装置包括晶片、至少一个半导体器件、和金属层。晶片包括半导体材料，晶片具有第一侧和与第一侧相对的第二侧。该至少一个半导体器件设置在第一侧上。金属层设置在第二侧上，金属层与第二侧具有界面，晶片靠近界面的区域具有与晶片的其他部分的结晶态不同的多晶态并且包括晶粒。根据本实用新型半导体装置提高了晶片同金属层的粘附性以及二者形成的欧姆接触，对于半导体装置的性能、寿命和应用是十分有利的。
- 晶圆背封结构、晶圆背封结构的制造方法-201911042547.7
- 张召;张继亮;金新 - 华虹半导体(无锡)有限公司
- 2019-10-30 - 2020-02-07 - H01L29/06
- 本申请公开了一种晶圆背封结构及其制造方法，涉及半导体制造领域。该晶圆背封结构，包括重掺杂衬底、第一氧化膜层、多晶硅膜层、第二氧化膜层；所述第一氧化膜层位于所述重掺杂衬底的下方；所述多晶硅膜层位于所述第一氧化膜层的下方；所述第二氧化膜层位于所述多晶硅膜层的下方；解决了酸洗工艺中现有的晶圆背封结构中LTO层容易被去除，导致重掺杂离子析出的问题；达到了防止酸洗工艺后晶圆背封结构被破坏而析出杂质，避免出现交叉污染影响器件性能的效果。
- 半导体器件的制作方法、超结器件及其制作方法-201911047824.3
- 罗顶;何云;袁家贵;管浩 - 中芯集成电路制造(绍兴)有限公司
- 2019-10-30 - 2020-02-07 - H01L29/06
- 本发明提供了一种半导体器件的制作方法、超结器件及其制作方法。在半导体器件的制作方法中，在衬底上仅需形成一层硬掩膜层，通过先在硬掩膜层上开出不同深度的开口，以所述硬掩膜层作为掩膜可以预先刻蚀出较深的第一沟槽，在刻蚀形成第三沟槽时不需要再做第二层硬掩膜层和/或光刻胶，预先刻蚀的第一沟槽的深度不再受现有技术中后续还需再做第二层硬掩膜层和/或光刻胶时填充困难的工艺限制，第二沟槽的深度与第三沟槽的深度之差(即第一沟槽的深度)有较大范围。在超结器件及其制作方法中，终端区沟槽的深度与元胞区沟槽的深度之差(即第一预设深度)有较大范围，对终端区的耐压大大改善，从而提高超结器件整体耐压能力和可靠性。
- 一种带浮空区的低导通电阻碳化硅IGBT器件与制备方法-201710781881.9
- 张安平;田凯;祁金伟;杨明超;陈家玉;王旭辉;曾翔君;李留成 - 西安交通大学
- 2017-09-02 - 2020-02-07 - H01L29/06
- 本发明提供一种带浮空区的低导通电阻碳化硅IGBT器件与制备方法，包括源极、第一导电类型源区接触、第二导电类型基区、重掺杂第二导电类型基区、多晶硅、栅极、槽栅介质、第二导电类型栅氧保护区、第二导电类型浮空区、第一导电类型漂移区、第二导电类型衬底和漏极。本发明所述第二导电类型栅氧保护区下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压。
- 半导体器件的终端结构-201611006305.9
- 李杰;魏国栋 - 深圳深爱半导体股份有限公司
- 2016-11-15 - 2020-02-07 - H01L29/06
- 本发明涉及一种半导体器件的终端结构，包括第一导电类型的衬底和所述衬底上第二导电类型的分压环和截止环，所述第一导电类型和第二导电类型为相反的导电类型；所述分压环的数量为4个，相邻的分压环之间间隔为10微米～12微米，且离器件的有源区最近的一个分压环距有源区和终端的分界处的主结的距离为6微米～10微米，最外侧的一个分压环距所述截止环30微米～40微米，各所述分压环的掺杂浓度为5E16～1E17/cm
- 超级结的沟槽填充方法-201710519221.3
- 伍洲 - 上海华虹宏力半导体制造有限公司
- 2017-06-30 - 2020-02-07 - H01L29/06
- 本发明公开了一种超级结的沟槽填充方法，包括如下步骤：步骤一、提供表面形成有第一导电类型外延层的半导体晶圆。步骤二、进行光刻刻蚀形成多个所述沟槽。步骤三、将半导体晶圆放置到外延生长设备的反应腔中。步骤四、在生长气体流量均匀分布的条件下增加边缘区域的刻蚀气体流量并以此气体条件进行外延生长形成第二导电类型外延层将各沟槽完全填充，并列形成所述超级结。本发明能提高面内均匀性，减少缺陷产生并提高器件性能。
- 一种双通道变掺杂LDMOS器件及其制造方法-201810174388.5
- 毛焜;姚尧 - 成都信息工程大学
- 2018-03-02 - 2020-02-07 - H01L29/06
- 本发明公开了一种双通道变掺杂LDMOS器件及其制造方法，该器件包括P型衬底，P型衬底中形成有相邻的深N阱和P阱，深N阱的顶部形成多段深度相同且相互间隔的P型帽层，在多段P型帽层下方的深N阱中形成有至少一层注入埋层，深N阱远离P阱的一侧形成有N+漏极，P阱上形成有N+源极和P+源极，在深N阱与P阱交界区域上方的P型衬底上形成有多晶硅栅，多晶硅栅与深N阱和P阱绝缘隔离，其中，注入埋层包括由上至下的N型埋层和P型埋层，多段P型帽层的掺杂浓度互不相同。本发明能够在同样击穿电压前提下，获得更低的比导通电阻。
- 一种功率器件的终端结构及其制造方法-201710713690.9
- 颜世桃;史波 - 珠海格力电器股份有限公司
- 2017-08-18 - 2020-02-07 - H01L29/06
- 本发明实施方式涉及一种功率器件终端结构及其制造方法，所述功率器件终端结构包括：衬底、设置于所述衬底上的外延层、结终端扩展区。结终端扩展区位于所述外延层中，衬底和外延层具有第一传导类型的半导体材料，结终端扩展区具有第二传导类型的半导体材料。本发明实施例通过将终端结构的结终端扩展区的第一表面和第二表面均设置成阶梯状，且阶梯均从靠近主结的一端到远离主结的一端呈下降趋势，使第一表面和第二表面间的距离，从靠近主结的一端到远离主结的一端呈递减趋势。从而可以实现从主结到终端结构的电荷量浓度变化，呈梯度逐渐均匀递减，可以有效地缓解电场集中现象，提高功率器件的反向阻断能力。
- 超结器件终端结构-201920615221.8
- 柴展;罗杰馨;薛忠营;徐大朋 - 上海功成半导体科技有限公司
- 2019-04-30 - 2020-02-07 - H01L29/06
- 本实用新型提供了一种超结器件终端结构，包括：第一导电类型的半导体衬底；第一导电类型的外延层，位于半导体衬底上；第二导电类型的多个柱结构，位于外延层中，且沿外延层的厚度方向延伸；多个柱结构在外延层中沿平行于半导体衬底表面的方向排列为有间隔的阵列；多个第二导电类型的耐压增强区，位于外延层中；耐压增强区位于相邻的两个柱结构之间的外延层的下部，且多个耐压增强区在平行于外延层表面的方向上间隔排列。本实用新型通过在柱结构之间的外延层的下部形成耐压增强区，优化超结器件的纵向电场分布，在不增加柱结构深度的条件下，进一步提高超结器件终端结构的耐压特性。
- 超结器件结构-201920645462.7
- 柴展;罗杰馨;薛忠营;徐大朋 - 上海功成半导体科技有限公司
- 2019-04-30 - 2020-02-07 - H01L29/06
- 本实用新型提供了一种超结器件结构，包括：第一导电类型的半导体衬底；第一导电类型的外延层，形成于半导体衬底上；第二导电类型的多个柱结构，形成于外延层中，且沿外延层的厚度方向延伸；多个柱结构在外延层中沿平行于半导体衬底表面的方向排列；多个第二导电类型的耐压增强区，位于外延层中；耐压增强区位于相邻的两个柱结构之间的外延层底部，且多个耐压增强区在平行于外延层表面的方向上间隔排列。本实用新型通过在柱结构之间的外延层底部形成耐压增强区，优化纵向电场分布，提高超结器件耐压特性；且通过设置间隔排列的耐压增强区，确保了超结器件具有较低的导通电阻。
- 超结功率器件-201920750527.4
- 薛忠营;徐大朋;柴展;罗杰馨 - 上海功成半导体科技有限公司
- 2019-05-23 - 2020-02-07 - H01L29/06
- 本实用新型提供一种超结功率器件，包括：第一导电类型的半导体衬底；第一导电类型的外延层；第二导电类型的柱结构，位于外延层内；体接触区，位于柱结构的顶部；栅极结构，位于外延层的部分上表面；源区，位于体接触区内；正面金属电极，位于体接触区、源区及层间介质层的表面；石墨烯层，位于半导体衬底的表面；背面金属电极，位于石墨烯层的表面。本实用新型的超结功率器件的生产成本相较于现有结构可有效降低，且石墨烯层的厚度可以控制在很小的范围，有利于器件的进一步小型化和进一步降低器件功耗；此外，本实用新型的超结功率器件可以有效降低器件的正向导通电阻，提高器件导通能力。
- 一种基于GaN技术的工业电源-201921260800.1
- 郭清腾;卡斯顿·比尔;卢凯;万锋 - 厦门能瑞康电子有限公司
- 2019-08-06 - 2020-02-07 - H01L29/06
- 本实用新型涉及半导体技术领域，特别涉及一种基于GaN技术的工业电源，通过在外延层中的外延扩散区的中心位置设置第一掺质区和设置的第三掺质区形成耗尽区，通过设置第四掺质区形成薄耗尽区，这样使得第一掺质区能够全部耗尽，形成了本征半导体的结构，能够提高耐压性和GaN晶体管的散热性；本方案设计的GaN晶体管，能够有效抑制功率开关的关断电压尖峰和降低GaN晶体管的关断损耗和开关噪声，进一步提升产品的开关频率，实现产品的高频化，且能够进一步减小产品尺寸，从而提高产品的功率密度。
- 超级结器件的终端结构及其制造方法-201911051015.X
- 李昊 - 上海华虹宏力半导体制造有限公司
- 2019-10-31 - 2020-02-04 - H01L29/06
- 本发明公开了一种超级结器件的终端结构，包括电流流动区和终端结构；超级结形成于第一N型外延层上，P型柱由填充于第一沟槽中的P型外延层组成，由P型柱之间的所述第一N型外延层组成N型柱；第一N型外延层由第二N型外延层和第三N型外延层叠加而成；第三N型外延层的掺杂浓度低于第二N型外延层的掺杂浓度，器件单元结构的体区的结深大于等于第二N型外延层的厚度；在终端结构的超级结表面上覆盖有终端介质层。本发明还公开了一种超级结器件的终端结构的制造方法。本发明能使终端结构和电流流动区的超级结的击穿电压和超级结的电荷匹配之间的关系曲线的差异减少，提高器件的工艺窗口。
- 应用于TEM进行原位电化学反应测量的芯片-201610130211.6
- 张跃钢;侯远 - 中国科学院苏州纳米技术与纳米仿生研究所
- 2016-03-08 - 2020-02-04 - H01L29/06
- 本发明公开了一种应用于TEM进行原位电化学反应测量的芯片，其包括基底以及设置于基底上端面的第一、第二电极，所述第一电极具有开口部，所述第二电极一端部具有一个以上贯穿所述第二电极的观测窗口，至少是所述第二电极的一端部设于所述开口部内，且所述第二、第一电极之间无直接接触。本发明的芯片的结构简单，易于制作，且其两个电极之间的距离可以精确控制，成品率高，性能稳定，同时其观测电极上具有多个窗口，窗口边缘均为观测点，观测点比较多，更容易寻找样品，而利用本发明的芯片工作时，只要将正、负极分别放置在第二电极的窗口处和第一电极上，在该两电极间滴加电解液后即可组成正常工作的电池或电容器，原位观测其化学反应，操作简单。
- 一种防止关断失效的栅控晶闸管器件-201710707119.6
- 任敏;林育赐;何文静;谢驰;李泽宏;张波 - 电子科技大学
- 2017-08-17 - 2020-02-04 - H01L29/06
- 本发明提供一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；还包括第一导电类型半导体阱区、第二导电类型半导体阱区、重掺杂第一导电类型半导体区、栅极结构；仅在所述第二导电类型半导体阱区的一侧具有低掺杂的第一导电类型半导体区和由金属填充的沟槽，第一导电类型半导体区的宽度和沟槽的宽度之和小于或等于第二导电类型半导体阱区宽度的一半；本发明能有效地防止栅控晶闸管器件的关断失效，提高栅控晶闸管器件的可靠性。
- 绝缘栅开关器件及其制造方法-201680033066.8
- 高谷秀史;水野祥司;渡辺行彦;青井佐智子 - 丰田自动车株式会社;株式会社电装
- 2016-06-03 - 2020-02-04 - H01L29/06
- 提供了一种制造绝缘栅开关器件的方法。所述方法包括：在第一SiC半导体层的表面中形成第一沟槽；将p型杂质注入到所述第一沟槽的底表面中；在所述第一沟槽的内表面上沉积第二SiC半导体层以形成第二沟槽；以及形成栅极绝缘层、栅电极、第一区域和体区域，使得栅极绝缘层覆盖第二沟槽的内表面，栅电极位于第二沟槽中，第一区域为n型并与栅极绝缘层接触，体区域为p型，与注入区域分离，并且在第一区域下方与栅极绝缘层接触。
- 功率MOS器件及其制造方法-201911018831.0
- 宋金星;谢志平 - 中芯集成电路制造(绍兴)有限公司
- 2019-10-24 - 2020-01-31 - H01L29/06
- 本发明涉及一种功率MOS器件及其制造方法。所述功率MOS器件包括半导体衬底，半导体衬底的第一表面具有外延层，所述外延层中包括漂移区以及位于所述漂移区上的阱区和源区，半导体衬底的第二表面具有漏极金属层，所述半导体衬底中设置有导电插塞，所述导电插塞的电阻率小于周围所述半导体衬底的电阻率。通过设置导电插塞，不需要将半导体衬底过于减薄即可达到降低导通电阻的效果，有助于在降低功率MOS器件的导通电阻的同时提高器件可靠性。
- 一种LDMOS器件-201610025460.9
- 张广胜;张森 - 无锡华润上华科技有限公司
- 2016-01-13 - 2020-01-31 - H01L29/06
- 本发明提供一种LDMOS器件，涉及半导体技术领域。包括：衬底具有第一导电类型；第一漂移区位于衬底中具有第二导电类型；第一阱区位于衬底中与第一漂移区相邻且间隔，并具有第一导电类型；外延层位于衬底上，外延层包括具有第二导电类型的第二漂移区，以及分别位于第二漂移区两侧的具有第一导电类型的第二阱区和具有第二导电类型的掺杂区，第二阱区位于第一阱区上；第一埋层位于第一漂移区和第二漂移区中，具有所述第一导电类型。本发明的结构优化了源端的JFET区域增加了电流路径的宽度，得到高击穿电压的同时得到更低的导通电阻，并实现了多层RESURF结构。
- 一种静电放电保护电路-201710558386.1
- 不公告发明人 - 深圳市福源晖科技有限公司
- 2017-07-10 - 2020-01-31 - H01L29/06
- 本发明提供了一种静电放电保护电路，属于半导体集成电路技术领域。该电路包括：第一P层P1、第一N层N1、多晶硅层POLY、第二P层P2、第二N层N2，所述第一P层P1、第一N层N1、第二P层P2、第二N层N2依次叠加，所述多晶硅层POLY位于所述第二P层P2内部且与所述第一N层N1的一面的中间部分相接触。该静电放电保护电路在传统的静电放电保护电路的基础上，在第一N层N1与第二P层P2这两层之间插入了多晶硅层POLY，实践证明，多晶硅层的引入大大降低了闩锁效应触发的可能，提高了电路的静电放电性能。
- 开关元件-201710887817.9
- 斋藤顺;浦上泰;青井佐智子 - 丰田自动车株式会社;株式会社电装
- 2017-09-27 - 2020-01-31 - H01L29/06
- 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
- 专利分类
