|
|
钻瓜专利网为您找到相关结果 19个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体存储装置-CN201280001610.2有效
-
山上由展
-
松下电器产业株式会社
-
2012-01-20
-
2013-02-13
-
G11C11/413
- 本发明提供一种半导体存储装置，该半导体存储装置由下述部件构成：与字线和位线连接且进行数据的存储保持的存储单元、与字线连接的字线驱动器电路、与位线连接的位线预充电电路、和外围控制电路。在存储单元和外围控制电路上连接了第1电源(VDD)，在字线驱动器电路(2)和位线预充电电路(3)上，经由被第1控制信号(PD)控制的开关元件(MP1)而连接第1电源(VDD)。从而，能够在将面积增加限制得较少的同时有效地抑制待机时的泄漏电流。
- 半导体存储装置
- [发明专利]半导体集成电路-CN200980157798.8有效
-
山上由展
-
松下电器产业株式会社
-
2009-11-06
-
2012-02-01
-
H03K19/0175
- 在半导体集成电路中，具备串联连接于第1电源(VDD)和第2电源(接地电源)之间的P型MOS晶体管(MP11)、和两个以上的N型MOS晶体管(MN11、MN12)。输入端子(IN)连接于所述P型MOS晶体管(MP11)的栅极端子和所述N型MOS晶体管(MN11、MN12)的栅极端子。并且，具有与作为P型MOS晶体管(MP11)和N型MOS晶体管(MN11)的接点的输出端子(OUT)连接的1个以上的电容元件(C1)，将P型MOS晶体管(MP11)的驱动能力构成为大于串联连接为两个以上的N型MOS晶体管(MN11、MN12)的总驱动能力。因此，能够抑制晶体管的特性偏差所导致的延迟电路的延迟时间的变动，并且，能够小面积地提供抗制造工序中的加工偏差性强，布局扩展性优异的半导体集成电路。
- 半导体集成电路
- [发明专利]半导体存储装置-CN201080001345.9无效
-
黑田直喜;山上由展
-
松下电器产业株式会社
-
2010-02-03
-
2011-03-30
-
G11C11/41
- 本发明公开了一种半导体存储装置。该半导体存储装置包括第一及第二反相器(20、30)、互补金属氧化物半导体开关(40)、读出用金属氧化物半导体晶体管(51)以及金属氧化物半导体开关(52)，该第一及第二反相器(20、30)通过使两者中的一方的输出端与另一方的输入端相互连接，来储存数据，该互补金属氧化物半导体开关(40)使第一反相器(20)的输入端与写入用位线(WBL)相连接，该读出用金属氧化物半导体晶体管(51)在栅极上连接有第一反相器(20)的输出端，该金属氧化物半导体开关(52)使该金属氧化物半导体晶体管(51)与读出用位线(RBL)相连接。第一及第二反相器(20、30)的大小互不相同，并且该第一及第二反相器(20、30)所连接的源极电源彼此不同。
- 半导体存储装置
- [发明专利]半导体存储装置-CN200810170625.7有效
-
山上由展
-
松下电器产业株式会社
-
2008-10-22
-
2009-06-24
-
G11C11/41
- 本发明提供一种半导体存储装置，其可以控制位线的电位，改善低电源电压下对于存储单元的数据写入特性，同时抑制各元件的可靠性的恶化，并且具有稳定的写入性能。该半导体存储装置由配置于字线与位线交点上的存储单元(100)、与位线相连接的预充电路(101)和写入电路构成，写入电路通过以下部分构成：由写控制信号来控制的列选择电路(102)；将所选择的位线的电位控制为第一电位(例如0V)的晶体管(QN7)；将该所选择的位线的电位控制为低于第一电位的第二电位(例如负电位)的电容元件(CAP)；以及当电源电压变高的情况下，对第二电位进行钳位的钳位电路(103A)。
- 半导体存储装置
- [发明专利]半导体集成电路-CN200810081831.0无效
-
山上由展
-
松下电器产业株式会社
-
2008-04-08
-
2008-10-15
-
G11C8/08
- 本发明公开了一种半导体集成电路。其包括：布置为矩阵状的多个存储单元，分别对应于所述多个存储单元的各行的多条字线，分别驱动所述多条字线中所对应的字线的多个字线驱动器，以及分别连接在所述多条字线中所对应的字线上的多个下拉电路，当所述连接的字线处于激活状态时，所述下拉电路使该字线的电压成为电源电压以下；所述多个字线驱动器分别具有用以使所对应的字线成为激活状态的晶体管；所述多个下拉电路分别具有下拉晶体管，该下拉晶体管是导电型与包括在驱动所对应的字线的字线驱动器中的所述晶体管一样的晶体管，对该字线进行下拉。
- 半导体集成电路
|
