[发明专利]半导体结构及其形成方法

摘要

一种半导体结构及其形成方法，其中半导体结构包括：贯穿位于相邻晶体管区之间的第一介质层、隔离结构以及绝缘材料层的第一开口；填充满第一开口的第一导热层，第一导热层材料的热传导率大于隔离结构材料的热传导率；位于掺杂区表面且还贯穿第一介质层的第零导电插塞；位于第一介质层上方且与第零导电插塞电连接的第零层导电层；位于第一介质层上方且覆盖第零层导电层的第二介质层，第二介质层内形成有与第零层导电层电连接的互连结构；与第二介质层表面以及顶层导电层表面相键合的载体晶圆；贯穿绝缘材料层的通孔，且通孔还与互连结构电连接；填充满通孔的底层导电插塞。本发明改善半导体结构自加热效应问题，改善半导体结构的电学性能。

主权项

1.一种半导体结构，其特征在于，包括：绝缘材料层以及位于绝缘材料层正面的顶层半导体层，所述顶层半导体层包括若干晶体管区域，其中，相邻晶体管区之间还形成有隔离结构，所述晶体管区的顶层半导体层部分表面形成有栅极结构，所述栅极结构两侧的晶体管区的顶层半导体层内形成有掺杂区，所述顶层半导体层表面以及隔离结构表面还形成有第一介质层，所述第一介质层覆盖栅极结构和掺杂区，且第一介质层顶部高于栅极结构顶部；贯穿位于相邻晶体管区之间的第一介质层、隔离结构以及绝缘材料层的第一开口；填充满所述第一开口的第一导热层，所述第一导热层材料的热传导率大于隔离结构材料的热传导率；位于所述掺杂区表面且还贯穿所述第一介质层的第零导电插塞；位于所述第一介质层上方且与第零导电插塞电连接的第零层导电层；位于所述第一介质层上方且覆盖第零层导电层的第二介质层，所述第二介质层内形成有与第零层导电层电连接的互连结构，且所述互连结构包括顶部被第二介质层暴露出的顶层导电层；与所述第二介质层表面以及顶层导电层表面相键合的载体晶圆；贯穿所述绝缘材料层的通孔，且所述通孔还与互连结构电连接；填充满所述通孔的底层导电插塞。