[发明专利]一种功率器件背面电极制作方法及其结构在审
| 申请号： | 201510416862.7 | 申请日： | 2015-07-15 |
| 公开（公告）号： | CN106356294A | 公开（公告）日： | 2017-01-25 |
| 发明（设计）人： | 李理;马万里;赵圣哲 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/285 | 分类号： | H01L21/285;H01L29/45 |
| 代理公司： | 北京同达信恒知识产权代理有限公司11291 | 代理人： | 黄志华 |
| 地址： | 100871 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种功率器件背面电极制作方法及其结构，该方法包括在硅片上制备薄层铝层；将所述薄层铝层在混合气体下进行热退火，形成硅铝合金层；然后在所述硅铝合金层上依次制备钛金属层、镍金属层和银金属层；将所述钛金属层、镍金属层和银金属层进行热退火，形成金属互联层。可以避免在铝金属在制作过程中出现铝刺的现象，在不增加工艺难度和生成成本的情况下，降低了器件的接触电阻，提高了器件的可靠性。 | ||
| 搜索关键词： | 一种 功率 器件 背面 电极 制作方法 及其 结构 | ||
【主权项】：
一种功率器件背面电极制作方法，其特征在于，包括：在硅片上制备薄层铝层；将所述薄层铝层在混合气体下进行热退火，与所述硅片完全反应形成硅铝合金层，所述混合气体为氢气与惰性气体；在所述硅铝合金层上依次制备钛金属层、镍金属层和银金属层；将所述钛金属层、镍金属层和银金属层进行热退火，形成金属互联层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510416862.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有自对准栅极的化合物半导体场效应晶体管-201880020521.X
- 杨斌;陶耿名;李夏;P·奇达姆巴拉姆 - 高通股份有限公司
- 2018-01-31 - 2019-11-12 - H01L21/285
- 一种化合物半导体场效应晶体管(FET)可以包括沟道层。半导体FET还可以包括在沟道层上的由钝化层部分地围绕的氧化物层。半导体FET还可以包括在氧化物层上的第一电介质层。半导体FET还可以包括在第一电介质层上的第二电介质层。半导体FET还可以包括栅极，该栅极包括穿过氧化物层和第一电介质层的基部栅极、以及在第二电介质层中并且电耦合到基部栅极的头部栅极。
- 制造半导体装置的方法-201910180129.8
- 朴圭熙;朴阳仙;林载顺;曹仑廷 - 三星电子株式会社
- 2019-03-11 - 2019-10-18 - H01L21/285
- 提供了一种制造半导体装置的方法，所述方法包括：在基底上形成半导体图案，使得半导体图案彼此竖直间隔开；以及形成金属逸出功图案以填充半导体图案之间的空间，其中，形成金属逸出功图案的步骤包括执行原子层沉积(ALD)工艺以形成合金层，并且ALD工艺包括在基底上提供包含有机铝化合物的第一前驱体以及在基底上提供包含钒‑卤素化合物的第二前驱体。
- 用于制造环绕式接触部的金属化学气相沉积方法和结果得到的结构-201780087776.3
- J.S.莱布;D.B.贝里斯特隆;C.J.魏根德 - 英特尔公司
- 2017-03-30 - 2019-10-11 - H01L21/285
- 描述了用于制造环绕式接触部的金属化学气相沉积方法，以及具有环绕式金属接触部的半导体结构。在示例中，一种集成电路结构包括在衬底上方的半导体特征。介电层在半导体特征之上，所述介电层具有暴露半导体特征的一部分的沟槽，所述部分具有非平坦形貌。金属接触部材料直接在半导体特征的所述部分上。金属接触部材料与半导体特征的所述部分的非平坦形貌共形。金属接触部材料具有包括95%或更大的单金属种类的总原子组成。
- 含氟导电膜-201910530050.3
- T·E·布隆贝格;L·林德罗斯;H·霍特 - ASMIP控股有限公司
- 2015-03-31 - 2019-09-20 - H01L21/285
- 本发明的名称是含氟导电膜。用于在基底上沉积含氟薄膜的原子层沉积(ALD)方法可以包括多个超循环。每个超循环可以包括金属氟化物子循环和还原子循环。金属氟化物子循环可以包括使基底与金属氟化物接触。还原子循环可以包括交替地和连续地使基底与还原剂和氮反应物接触。
- 半导体装置的制造方法、基板处理装置及程序-201780086010.3
- 出贝求;中谷公彦;芦原洋司 - 株式会社国际电气
- 2017-03-31 - 2019-09-20 - H01L21/285
- 本发明的课题是提供对于具有不同材质的表面的基板使膜选择性良好地选择性生长的技术。解决的手段是：具有(a)对于在表面形成有第一金属膜和与所述第一金属膜相比培养时间长的绝缘膜的基板，交替供给含金属气体和反应气体，从而在所述基板上形成第二金属膜的工序，和(b)对于所述基板供给蚀刻气体，将在所述绝缘膜上形成的第二金属膜除去，而使在所述第一金属膜上形成的所述第二金属膜残留的工序，交替重复(a)和(b)，从而使得所述第二金属膜在所述第一金属膜上选择性生长。
- 隧穿氧化层的制备方法-201910450579.4
- 高勇平;孙勤 - 上海华力微电子有限公司
- 2019-05-28 - 2019-08-23 - H01L21/285
- 本发明提供一种隧穿氧化层的制备方法，包括：提供一硅衬底，所述硅衬底与一氧化氮气体发生反应并生成一隧穿氧化层，所述隧穿氧化层覆盖所述硅衬底表面，其中，采用所述一氧化氮气体这唯一氧源形成隧穿氧化层，使得形成的所述隧穿氧化层中掺杂特定比重的氮元素，使得所述隧穿氧化层的应力较小且结构稳定，从而使得快闪存储器的反复擦写性能更好。
- 一种半导体器件的制造方法-201910310506.5
- 王辉;龙俊舟;侯多源 - 武汉新芯集成电路制造有限公司
- 2019-04-17 - 2019-08-06 - H01L21/285
- 本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制造方法，包括以下步骤：步骤S1，提供具有栅极结构的半导体衬底，于栅极结构两侧形成侧墙结构；步骤S2，于侧墙外表面沉积一第一薄膜；步骤S3，对第一薄膜的表面执行去电荷工艺；步骤S4，于第一薄膜的表面覆盖一层间介质层。本发明技术方案的有益效果在于：通过优化化学沉积工艺，改变晶圆表面的电荷分布，能够改善等离子体损伤。
- 一种背金产品的加工方法-201510762733.3
- 陈定平 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-11-10 - 2019-08-06 - H01L21/285
- 本发明提供了一种背金产品的加工方法，包括：利用酸洗液将背面硅衬底进行清洗，去除所述背面硅衬底表面的氧化层；所述背面硅衬底清洗后的第一等待时间内，按照预设蒸发速度蒸发银及底层金属至所述背面硅衬底表面形成背金产品，并在蒸发银及底层金属的过程中检查监控片的切片断层是否发现空洞；若发现空洞，则将所述预设蒸发速度提高；对不良的所述背金产品进行漏电修复。本发明的背金产品的加工方法，对背金产品的加工流程进行了改进，减少了背金产品的背面银的脱落率，从而大大提高了背金产品的成品率，降低了生产成本。
- 半导体衬底的背面电极的电极结构及其制造方法、以及供于该电极结构的制造的溅射靶-201780079188.5
- 水野阳平;加藤哲也;石仓千春 - 田中贵金属工业株式会社
- 2017-12-19 - 2019-08-06 - H01L21/285
- 本发明涉及形成于半导体衬底的背面侧的具有以Ti层/Ni层/Ag合金层的顺序层叠有各金属层的多层结构的背面电极的电极结构。一种背面电极的电极结构，其中，上述Ag合金层由Ag与选自Sn、Sb、Pd中的任意一种添加金属M的合金构成，在利用X射线光电子能谱分析装置对上述背面电极从上述Ag合金层至上述Ni层在深度方向上进行元素分析时，呈现出在Ni层与Ag合金层的边界处能够观察到能够检测出来自Ni、Ag、添加元素M的所有金属的谱图的中间区域的状态，进而，基于来自Ni、Ag、添加元素M的所有金属的谱图来换算上述中间区域中的各金属的含量时，添加元素M的含量的最大值为5原子％以上。
- 一种变比例钛铝共晶的GaNHEMT欧姆接触工艺方法-201710447733.3
- 林书勋 - 成都海威华芯科技有限公司
- 2017-06-14 - 2019-08-02 - H01L21/285
- 本发明公布了一种变比例钛铝共晶的GaN HEMT欧姆接触工艺方法，通过溅射同时淀积Ti和Al两种金属，增加了合金中两种反应金属的接触面积来改善欧姆合金金属中Ti和Al的共融程度；在溅射过程中调节电极表面Ti/Al金属的比例来降低接触电阻和提高合金反应后电极表面形貌,以上方式制备的欧姆接触，降低了接触电阻率和合金反应温度，提高了常规合金反应的欧姆接触电极的表面形貌，从而提高了GaN HEMT器件的性能和可靠性，有广泛的工业化应用前景。
- 长寿命LCD靶材组件及其形成方法-201810007949.2
- 姚力军;潘杰;王学泽;赵子毅 - 合肥江丰电子材料有限公司
- 2018-01-04 - 2019-07-12 - H01L21/285
- 一种长寿命LCD靶材组件及其形成方法，其中LCD靶材组件包括：背板；固定于所述背板表面的靶材结构，所述靶材结构包括第一面，所述靶材结构的第一面平坦并与背板表面贴合，所述靶材结构包括第一溅射区和分别位于第一溅射区两侧的第二溅射区，所述第二溅射区靶材结构的厚度大于第一溅射区靶材结构的厚度。所述靶材组件的使用寿命较长。
- 半导体结构的制造方法-201811384663.2
- 廖佑祥;李雅惠;朱立伟;聂君文;黄鸿仪;张志维;苏庆煌 - 台湾积体电路制造股份有限公司
- 2018-11-20 - 2019-07-12 - H01L21/285
- 本揭露涉及一种半导体结构的制造方法，其包括以下操作。在导电层上方形成牺牲层，其中所述牺牲层包括第一导电部分上方的第一牺牲部分以及第二导电部分上方的第二牺牲部分，且所述第一牺牲部分的第一厚度大于所述第二牺牲部分的第二厚度。去除所述牺牲层的所述第一牺牲部分和所述第二牺牲部分，以及导电层的所述第二导电部分，其中所述第一导电部分的至少一部分保持在沟槽的底部上方。
- T型栅制备方法-201910346827.0
- 范谦;倪贤锋;何伟 - 苏州汉骅半导体有限公司
- 2019-04-28 - 2019-07-12 - H01L21/285
- 本申请提出一种T型栅制备方法，包括：在所述介质层上形成第一光刻胶层,并在所述第一光刻胶层形成凹槽；使用物理气相沉积的方法,对晶圆表面进行倾斜蒸镀，在所述第一光刻胶层上形成掩膜层金属，并在所述凹槽底部形成部分没有掩膜层覆盖的区域；对所述没有掩膜层覆盖的区域进行刻蚀，在所述介质层形成栅根凹槽后去除所述第一光刻胶层和掩膜层；在晶圆表面上旋涂形成第二光刻胶层，并对所述第二光刻胶层进行光刻，使所述栅根凹槽形成为栅极窗口；采用金属蒸镀的方法在所述栅极窗口内沉积金属层，形成T型栅。本申请所提出的T型栅制备方法，无论采用哪种光刻胶，均能使T型栅的栅根线宽能够满足器件对线宽需求。
- 晶体管及其形成方法-201510493296.X
- 李勇 - 中芯国际集成电路制造(上海)有限公司
- 2015-08-12 - 2019-07-02 - H01L21/285
- 一种晶体管及其形成方法，晶体管包括：提供包括第一区域和第二区域的衬底；在衬底表面形成介质层，第一区域介质层内具有第一开口，第二区域的介质层内具有第二开口；在介质层表面、第一开口的侧壁和底部表面、以及第二开口的侧壁和底部表面形成栅介质层；在栅介质层表面形成覆盖层，覆盖层的材料为第一类型功函数材料；在第一区域的覆盖层表面形成第一功函数层，第一功函数层的材料为第一类型功函数材料；在第一功函数层表面和第二区域的覆盖层表面形成第二功函数层，第二功函数层的材料为第二类型功函数材料；在第二功函数层表面形成填充满第一开口和第二开口的栅极层。改善了PMOS晶体管与NMOS晶体管之间的失配问题。
- 具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱MOSFET沟道-201510756005.1
- M·胡代特;R·皮拉里塞泰;M·拉多萨夫列维奇;G·德维;T·拉克希特;J·卡瓦列罗斯;W·蔡;P·马吉 - 英特尔公司
- 2009-12-23 - 2019-06-18 - H01L21/285
- 本发明涉及具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱MOSFET沟道。描述的实施例包括具有金属源极/漏极的应变晶体管量子阱(QW)沟道区以及共形再生长源极/漏极，以在MOS沟道区中赋予单轴应变。可以利用晶格间距与沟道材料的晶格间距不同的结材料填充沟道层的被去除部分，以除了双轴应变之外，在沟道中导致单轴应变，双轴应变是由量子阱的顶部势垒层和底部缓冲层在沟道层中导致的。
- 形成金属硅化物的方法及其湿法腐蚀混合液配方-201410397826.6
- 崔虎山;罗军;刘庆波;王桂磊;卢一泓;杨涛;殷华湘;李俊峰;赵超 - 中国科学院微电子研究所
- 2014-08-14 - 2019-04-19 - H01L21/285
- 一种形成金属硅化物的方法，包括：在含单晶、非晶、多晶硅的晶圆表面上沉积镍基金属，含有镍以及至少第二种金属；进行退火，使得镍基金属与暴露区域的硅反应形成镍基金属硅化物，比如位于源漏、栅极区域；采用湿法腐蚀混合液，在不损失刚形成的金属硅化物的同时选择性的湿法腐蚀去除未跟硅反应的镍基金属，其中混合液配方包含碘盐、单质碘、有机或无机酸和溶剂。依照本发明的金属硅化物工艺以及所使用的选择性湿法腐蚀混合液，通过合理调整湿法腐蚀液的各组分配比，在较低温度下获得了寿命较长的化学活性组分，从而降低了湿法腐蚀机台的配置要求，且降低了工艺成本、提高了工艺稳定性。
- 掺杂多晶硅层的形成方法以及半导体器件的形成方法-201510053246.X
- 林静;禹国宾 - 中芯国际集成电路制造(上海)有限公司
- 2015-02-02 - 2019-03-29 - H01L21/285
- 一种掺杂多晶硅层的形成方法以及半导体器件的形成方法，其中掺杂多晶硅层的形成方法包括：向反应腔室内提供硅源气体、掺杂源气体以及中性原子源气体，形成掺杂多晶硅层，其中，所述掺杂源气体提供掺杂离子，所述中性原子源气体提供中性原子，且在形成掺杂多晶硅层的过程中，掺杂多晶硅层中的中性原子适于阻止掺杂离子凝聚，掺杂离子适于对硅原子具有吸附作用。本发明提高了形成的掺杂多晶硅层表面平坦度，避免在掺杂多晶硅层表面形成鼓包缺陷。
- 层形成方法-201810988222.7
- 朱驰宇;K·史瑞斯萨;谢琦;B·佐普 - ASMIP控股有限公司
- 2018-08-28 - 2019-03-05 - H01L21/285
- 本发明提供一种层形成方法，包括在衬底上沉积晶种层；以及在所述晶种层上沉积主体层。沉积所述晶种层包括向所述衬底供应包括金属和卤素原子的第一前体；以及向所述衬底供应第一反应物。沉积所述主体层包括向所述晶种层供应包括金属和卤素原子的第二前体；以及向所述晶种层供应第二反应物，其中所述第一和第二前体不同。通过使晶种层和主体层具有不同第一和第二前体，可以优化晶种层和主体层的特性以使得可以提高总层的质量。衬底上的层可以用于制造半导体装置。
- 沉积IV族半导体的方法及相关的半导体器件结构-201810620417.6
- J·玛格蒂斯;J·托勒 - ASMIP控股有限公司
- 2018-06-15 - 2019-01-29 - H01L21/285
- 公开了一种沉积IV族半导体的方法。所述方法可包括在反应室内提供衬底并加热衬底至沉积温度。所述方法可还包括暴露衬底于至少一种IV族前体和暴露衬底于至少一种IIIA族金属有机掺杂剂前体。所述方法可还包括在衬底的表面上沉积IV族半导体。还提供了包含通过本公开的方法沉积的IV族半导体的半导体器件结构。
- 自对准金属硅化物的形成方法和半导体器件-201310006397.0
- 禹国宾 - 中芯国际集成电路制造（上海）有限公司
- 2013-01-08 - 2019-01-29 - H01L21/285
- 一种自对准金属硅化物的形成方法和半导体器件，所述自对准金属硅化物的形成方法包括：在硅层上形成掺杂区；在掺杂区的表面形成第一金属层；进行退火工艺，使得所述第一金属层和与之相接触的掺杂区源漏掺杂区表面的硅结合形成第一金属硅化物层；去除未反应的第一金属层；在所述第一金属硅化物层上形成与所述第一金属层材质不同的第二金属层；进行退火工艺，使得所述第一金属硅化物层的表层和第二金属层结合形成第二金属硅化物层；去除多余的第二金属层。本发明提供的自对准金属硅化物的形成方法形成的金属硅化物能够提供给半导体器件更小的接触电阻。
- TiN电极薄膜形成方法-201810947277.3
- 刘善善;朱黎敏;朱兴旺 - 上海华虹宏力半导体制造有限公司
- 2018-08-20 - 2019-01-08 - H01L21/285
- 本发明公开了一种TiN电极薄膜形成方法，包括如下步骤：步骤1、对覆盖有非晶硅薄膜的硅基板进行加热，通过加热对硅基板进行表面处理，去除硅基板表面的水汽；步骤2、对所述硅基板进行NH3预处理；步骤3、在所述硅基板的表面形成一层Ti薄膜；步骤4、在所述硅基板的Ti薄膜上端形成一层TiN薄膜。本发明能使形成的TiN薄膜可以有效形成欧姆接触，提高TiN薄膜电极的电学性能。
- 层叠配线膜及薄膜晶体管元件-201780029216.2
- 志田阳子;后藤裕史 - 株式会社神户制钢所
- 2017-05-10 - 2019-01-04 - H01L21/285
- 本发明涉及一种层叠配线膜，其具备包含电阻为10μΩcm以下的Cu或Cu合金的配线层、以及设于所述配线层的上层及下层中的至少一者的包含Cu与X元素的Cu‑X合金层，X元素为选自由Al、Mn、Zn以及Ni所组成的X群组中的至少一种，构成Cu‑X合金层的金属为特定的组成系。根据本发明的层叠配线膜，可提供一种电阻低、无利用CVD法的层间绝缘膜的SiOx成膜中的剥离、且即使进行400℃以上的高温热处理也无电阻上升的层叠配线膜。
- 氧化铪栅极介质层的制造方法-201810768446.7
- 李大川 - 上海华力集成电路制造有限公司
- 2018-07-13 - 2018-12-28 - H01L21/285
- 本发明公开了一种氧化铪栅极介质层的制造方法，氧化铪栅极介质层采用分成两个连续阶段的ALD工艺形成；第一阶段的ALD工艺的参数为：依次通入铪源和氧源进行形成氧化铪单原子层的反应，累积重复多次形成第一氧化铪层；第二阶段的ALD工艺的参数为：单原子层的反应气体中在第一阶段的铪源和氧源的基础上增加了氮源的通入，使得单原子层的反应物为氮氧化铪单原子层，累积重复多次形成第二氮氧化铪层；由第一氧化铪层和第二氮氧化铪层叠加形成氧化铪栅极介质层。本发明能对氧化铪栅极介质层中的氮元素的含量和分布进行有效控制，从而能提高氧化铪栅极介质层的可靠性，且本发明工艺流程简单以及成本低。
- 含有多层钛氮化物扩散屏障的半导体器件以及其制造方法-201780003018.9
- 天野文贵;石川宪辅;井上慎也;佐野道明 - 桑迪士克科技有限责任公司
- 2017-11-17 - 2018-12-21 - H01L21/285
- 半导体器件包含硅表面(1402)、接触硅表面的钛硅化物层(1404)、位于钛硅化物层之上的第一钛氮化物层(1406)、接触第一钛氮化物层的钛氮氧化物层(1512)、接触钛氮氧化物层的第二钛氮化物层(1516)，以及位于第二钛氮化物层之上的金属填充层(84B)。
- 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管-201810494815.8
- 郑雪峰;白丹丹;王士辉;吉鹏;李纲;董帅;马晓华;郝跃 - 西安电子科技大学
- 2018-05-22 - 2018-10-19 - H01L21/285
- 本发明涉及一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管，包括：衬底层，所述衬底层上的缓冲层，所述缓冲层上的沟道层，所述沟道层上的势垒层，所述势垒层两端的阴极和复合阳极，与所述复合阳极相连且位于所述势垒层上的P型GaN帽层，与所述复合阳极相连且位于所述P型GaN帽层上的基极，覆盖在所述势垒层、所述P型GaN帽层、所述基极、所述复合阳极、所述阴极上的钝化层，其中，所述阴极为阴极欧姆接触，所述复合阳极包括阳极欧姆接触和阳极肖特基接触。本发明实施例引入P型GaN帽层和基极，并采用复合阳极，制备出具有低正向开启电压、高反向击穿电压的GaN基肖特基势垒二极管。
- 一种高电子迁移率晶体管T形栅的制造方法-201810079084.0
- 闫未霞 - 成都海威华芯科技有限公司
- 2018-01-26 - 2018-09-21 - H01L21/285
- 本发明涉及半导体制作技术领域，具体涉及一种高电子迁移率晶体管T形栅的制造方法，包括以下步骤：S1、在半导体基板上涂布第一光阻层，并形成第一下层根部腔体；S2、进行烘烤热变形，形成具有圆弧边角的第一下层根部腔体；S3、对第一下层根部腔体表面进行全曝光；S4、涂布一层水溶性微缩层，进行所述微缩层扩散烘烤，形成表面具有扩散微缩层厚度的扩散微缩层；S5、水洗以去除光酸未扩散的微缩层材料，形成了第二下层根部腔体；S6、低功率离子轰击以形成表面反应聚合物隔离层；S7、形成上层头部腔体；S8、沉积栅极金属层并剥离。本发明通过热变形、全曝光、微缩层扩散及低功率离子轰击的步骤，进一步缩短了T型栅的栅长。
- 用于处理半导体器件的方法和半导体器件-201510265200.4
- A.赫特尔;F.J.桑托斯罗德里格斯;D.施勒格尔;H-J.舒尔策;A.R.施泰格纳 - 英飞凌科技股份有限公司
- 2015-05-22 - 2018-08-17 - H01L21/285
- 本发明涉及用于处理半导体器件的方法和半导体器件。根据各个实施例的用于处理半导体器件的方法可以包括：在半导体本体上方沉积第一金属化材料；执行加热工艺以便在半导体本体中形成包括第一金属化材料和半导体本体的材料的共晶的至少一个区域；以及在半导体本体上方沉积第二金属化材料以便通过在半导体本体中的所述至少一个区域接触半导体本体。
- 一种高电子迁移率晶体管栅介质的制备方法-201810444648.6
- 宋爱民;朱庚昌;冯先进;辛倩;王一鸣;徐明升 - 山东大学
- 2018-05-10 - 2018-08-10 - H01L21/285
- 本发明的高电子迁移率晶体管栅介质的制备方法，包括：a).获取外延片，获取由衬底和外延层形成的外延片；b).蒸发SiO，在真空环境下，利用蒸发设备将高纯度的SiO粉末蒸发至外延片上，直至蒸发所形成的SiO薄膜满足栅介质层的厚度要求；c).多余区域去除，将蒸发至栅介质层之外区域上的SiO薄膜去除，即可形成高电子迁移率晶体管的栅介质层。本发明的高电子迁移率晶体管栅介质的制备方法，在室温下进行热蒸发，没有离子损伤，可以有效的减弱器件的电流崩塌效应，提高肖特基势垒高度，减少了栅漏电流；由于栅漏电流的降低，器件的击穿特性也得到改善，从而提高器件的功率特性。
- 一种半导体器件的制造方法-201410141701.7
- 王桂磊;赵超;徐强;陈韬;杨涛;李俊峰 - 中国科学院微电子研究所
- 2014-04-09 - 2018-07-20 - H01L21/285
- 本发明提供了一种半导体器件的制造方法，包括步骤：在衬底上形成栅沟槽；在栅沟槽中形成栅介质层以及其上的金属栅极层；在金属栅极层表面上形成扩散阻挡层；采用ALD工艺填充钨层，具体步骤为：通过交替进行第一反应和第二反应填充钨层，其中，第一反应的反应气体包括含硅反应气体，第二反应的反应气体包括硼烷。本发明通过交替通入含硅气体和硼烷气体进行反应来形成钨层，在保证了钨的填孔性能的同时，避免了硼元素在扩散阻挡层的界面富集以及穿透到之下的栅极介质层和栅极中，提升了后道CMP工艺集成的可靠性，同时也降低了栅极电阻。
- 氮硅化钨膜及其形成方法-201680062100.4
- 乔斯林甘·罗摩林甘;拉尹库曼·雅卡尔尤;雷建新;王志勇 - 应用材料公司
- 2016-09-08 - 2018-07-17 - H01L21/285
- 本公开内容的实施方式包括氮硅化钨膜和沉积氮硅化钨膜的方法。在一些实施方式中，一种薄膜微电子器件包括半导体基板，该基板具有钨栅极电极堆叠，该钨栅极电极堆叠包含氮硅化钨膜，该氮硅化钨膜具有WxSiyNz的化学式，其中x是约19至约22原子百分比，y是约57至约61原子百分比，z是约15至约20原子百分比。在一些实施方式中，一种处理安置于物理气相沉积(PVD)腔室的基板的方法包括：将具有栅极绝缘层的基板暴露于等离子体，该等离子体由第一处理气体形成，该第一处理气体包含氮和氩；从安置于该PVD腔室的处理容积内的靶材溅射硅和钨材料；将如上所述的氮硅化钨层沉积在该栅极绝缘层顶上；和将块状钨层沉积于该氮硅化钨层顶上。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
