[发明专利]高电压半导体开关以及用于切换高电压的方法有效
申请号: | 201410389868.5 | 申请日: | 2014-08-08 |
公开(公告)号: | CN104347619B | 公开(公告)日: | 2017-09-08 |
发明(设计)人: | J·韦耶斯;F·希尔勒;A·毛德 | 申请(专利权)人: | 英飞凌科技奥地利有限公司 |
主分类号: | H01L27/02 | 分类号: | H01L27/02;H03K17/567 |
代理公司: | 北京市金杜律师事务所11256 | 代理人: | 王茂华 |
地址: | 奥地利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一种高电压半导体开关以及用于切换高电压的方法。一种高电压半导体开关,包括第一场效应晶体管,其具有源极、漏极和栅极,并且适于以额定高电压水平切换电压,该第一场效应晶体管是常关断型增强模式晶体管;第二场效应晶体管,其有源极、漏极和栅极,其与该第一场效应晶体管串联连接,该第二场效应晶体管是常导通型耗尽模式晶体管;以及控制单元,其连接至该第一场效应晶体管的漏极和该第二场效应晶体管的栅极,并且可操作用于在跨第一场效应晶体管的漏极‑源极电压超过额定高电压水平的情况下阻断该第二场效应晶体管。 | ||
搜索关键词: | 电压 半导体 开关 以及 用于 切换 方法 | ||
【主权项】:
一种高电压半导体开关,包括:第一场效应晶体管,所述第一场效应晶体管具有源极、漏极和栅极,并且被适配为以额定高电压水平切换电压,其中所述第一场效应晶体管是常关断型的增强模式晶体管;第二场效应晶体管,所述第二场效应晶体管有源极、漏极和栅极,与所述第一场效应晶体管串联连接,其中所述第二场效应晶体管是常导通型的耗尽模式晶体管;以及控制单元,所述控制单元连接至所述第一场效应晶体管的所述漏极和所述第二场效应晶体管的所述栅极,并且可操作用于如果跨所述第一场效应晶体管的漏极‑源极电压超过所述额定高电压水平时阻断所述第二场效应晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英飞凌科技奥地利有限公司,未经英飞凌科技奥地利有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410389868.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 一种电压可调的双向ESD保护器件及其制作方法-201910732974.1
- 杨珏琳;宋文龙;张鹏 - 成都吉莱芯科技有限公司
- 2019-08-09 - 2019-11-12 - H01L27/02
- 本发明公开一种电压可调的双向ESD保护器件,包括N型衬底,N型衬底上生长有第一次P型外延层,第一次P型外延层注入扩散形成的P型势垒阻挡层,P型势垒阻挡层上生长的第二次P型外延层,第二次P型外延层表面注入扩散形成的N+掺杂层,隔离槽上设有绝缘介质层,N+掺杂层和绝缘介质层上设有正面金属电极,N型衬底底部设有背面金属电极。步骤:1:准备N型衬底,在N型衬底上生长第一次P型外延层;2:在第一次P型外延层上,生长一次牺牲氧化层,形成P型势垒阻挡层;步骤3:进行第二次P型外延层生长;4:第二次P型外延层基区表面再次生长一次牺牲氧化层;5:淀积隔离介质层形成深槽隔离区及隔离介质层;6:淀积金属层。
- 一种电源管脚的静电释放保护结构-201910734503.4
- 李文杰;旷章曲;陈杰 - 北京思比科微电子技术股份有限公司
- 2019-08-09 - 2019-11-12 - H01L27/02
- 本发明公开了一种电源管脚的静电释放保护结构,用于由电源、电阻、电容和反相器连接而成的驱动ESD NMOS保护管的clamp结构的电源管脚中,该静电释放保护结构还包括:一个PMOS静电释放保护管,被保护的所述电源管脚通过所述PMOS静电释放保护管连接到IO环电源。通过加入了一个PMOS静电释放保护管将被保护的电源管脚连接到IO环电源,形成从被保护电源管脚到IO环电源和Ground两条静电释放路径,被保护的电源管脚上的静电可以从IO环电源和Ground两条路径释放,可以起到更好的静电保护作用。
- 用于高电压(HV)静电放电(ESD)保护的RC堆迭式MOSFET电路-201510856595.5
- H·利内威赫;李明;S·玛里繆特胡;余荣华 - 新加坡商格罗方德半导体私人有限公司
- 2015-11-30 - 2019-11-12 - H01L27/02
- 本发明涉及用于高电压(HV)静电放电(ESD)保护的RC堆迭式MOSFET电路。所揭示的是在高电压(HV)电路应用中提供抗ESD的保护的形成集成电路(IC)的装置及方法。装置包括经串联堆迭以提供N级堆迭的N个场效晶体管(FET),其中N是大于1旳整数。装置的第一接垫耦接至第一FET,而且第二接垫耦接至第N FET。装置亦包括经组态以回应于ESD事件而在第一接垫与第二接垫间造成短路的堆迭式/分布式RC控制电路。在ESD事件期间,RC控制电路经组态以并行提供用以控制该N个FET的充分电压,使用寄生传导将该N个FET接通来造成该短路。
- 一种静电保护电路、静电保护方法、阵列基板及显示装置-201710381279.6
- 袁志东;袁粲;李永谦;冯雪欢 - 京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
- 2017-05-25 - 2019-11-12 - H01L27/02
- 本发明公开了一种静电保护电路、静电保护方法、阵列基板及显示装置,包括:第一静电释放模块与第二静电释放模块;其中,第一静电释放模块用于在第一信号线上形成的静电电压大于或等于第一预设开启电压时,将第一信号线上的静电电压传输到第二信号线,以释放静电。在第一信号线上形成的静电电压大于或等于第二预设开启电压时,第一静电释放模块将第一信号线上的电压耦合到第一节点,使第二静电释放模块将第一信号线上的静电电压传输到第二信号线,由于第二预设开启电压大于第一预设开启电压,从而在第一信号线上的静电电压较大时,第二静电释放模块导通以快速释放静电,避免静电保护电路损坏。
- 半导体装置及其制造方法-201910348457.4
- 藤田直树;中村弘幸 - 瑞萨电子株式会社
- 2019-04-28 - 2019-11-08 - H01L27/02
- 本公开的实施例涉及半导体装置。提高了半导体装置的可靠性。在半导体装置SA1中,电连接到缓冲电容器的电容器电极的缓冲电容器焊盘SNP形成在半导体芯片CHP的表面上。
- 用于封装体上输入/输出架构的分布式静电放电保护-201610238508.4
- T.W.梅林格;M.E.格里菲夫;G.巴拉姆鲁甘;T.P.托马斯 - 英特尔公司
- 2011-12-22 - 2019-11-08 - H01L27/02
- 一种用于封装体上输入/输出架构的分布式静电放电保护。一种封装体上接口。第一组单端发射器电路在第一晶片上。第一组单端接收器电路在第二晶片上。接收器电路具有端接电路,其具有反相器和电阻反馈元件。多个导线使第一组发射器电路与第一组接收器电路耦合。多个导线的长度匹配。
- 半导体装置、逆变电路、驱动装置、车辆以及升降机-201910675969.1
- 高尾和人;饭岛良介;清水达雄;大桥辉之 - 株式会社东芝
- 2016-03-03 - 2019-11-05 - H01L27/02
- 本发明提供半导体装置、逆变电路、驱动装置、车辆以及升降机。实施方式的半导体装置具备多个电路单元,该电路单元具有:基板;基板的第1侧的第1电极;在基板的第1侧与第1电极并列的第2电极;基板的第2侧的第3电极;以及第1开关元件和第2开关元件,在第1电极以及第2电极与第3电极之间的基板上并列,串联地电连接在第1电极与第2电极之间,在第1开关元件和第2开关元件之间电连接有第3电极,在邻接的两个电路单元中,一方的第1侧与另一方的第1侧邻接,一方的第2侧与另一方的第2侧邻接。
- 显示面板及其制作方法、显示装置-201910689635.X
- 张羊;朱阳杰;王瑞彬 - 昆山国显光电有限公司
- 2019-07-29 - 2019-11-05 - H01L27/02
- 本发明提供一种显示面板及其制作方法、显示装置,其中显示面板包括衬底基板、ESD防护网、多个像素单元和多条ESD防护电路,ESD防护网设置在衬底基板上,ESD防护网覆盖像素区和至少部分非像素区,ESD防护网包括多条相互交错的导线;多条ESD防护电路设置在衬底基板上并位于非像素区;ESD防护网与至少两条ESD防护电路电性连接。本发明提供的显示面板中ESD防护网将像素区覆盖,ESD防护网能够及时将像素区内产生的静电导入与其电性连接的ESD防护电路,通过ESD防护电路消除静电,从而避免像素区内产生静电放电现象,避免像素区被静电击伤。
- 集成电路-201610942278.X
- 郭大鹏;林明贤 - 台湾积体电路制造股份有限公司
- 2016-10-25 - 2019-11-05 - H01L27/02
- 一种集成电路,包括一第一导体及一第二导体,设置于上述集成电路的一层中,其中上述第一导体面朝一第一方向,上述第二导体面朝与上述第一方向垂直的一第二方向,且上述第二导体电性连接至上述第一导体;一第三导体,设置于上述集成电路的另一层中,面朝上述第二方向以及位在上述第二导体之上;一第一介层窗,连接上述第一及第三导体;以及一第二介层窗,连接上述第二及第三导体。
- 静电放电保护元件-201610220160.6
- 蔡英杰;陈永初 - 旺宏电子股份有限公司
- 2016-04-11 - 2019-11-05 - H01L27/02
- 本发明公开了一种静电放电保护元件,包括:电源钳位电路以及隔离电路。电源钳位电路包括第一稽纳二极管与第二稽纳二极管。第一稽纳二极管的阴极耦接至第一电源供应线。第一稽纳二极管的阳极耦接至第二稽纳二极管的阳极。第二稽纳二极管的阴极耦接至第二电源供应线。隔离电路包括第一隔离二极管与第二隔离二极管。第一隔离二极管的阴极耦接至第一电源供应线。第一隔离二极管的阳极耦接至第二隔离二极管的阴极与被保护的电路。第二隔离二极管的阳极耦接至第二电源供应线。
- 静电放电保护装置及方法-201610216741.2
- 王世钰;李明颖;黄文聪 - 旺宏电子股份有限公司
- 2016-04-08 - 2019-11-05 - H01L27/02
- 本发明公开了一种静电放电保护装置及方法,静电放电保护装置包括:半导体基材、第一阱区、第二阱区、第一掺杂区、第二掺杂区、第三掺杂区以及第四掺杂区。第一阱区和第二阱区皆位于半导体基材中,分别具有第一电性和第二电性。第一掺杂区具有第二电性,位于第一阱区之中。第二掺杂区具有第一电性,至少一部分位于第一阱区之中,围绕第一掺杂区。第三掺杂区具有第一电性,位于第二阱区之中,邻接第二掺杂区。第四掺杂区具有第二电性,位于第二阱区之中,邻接第三掺杂区。第一掺杂区、第三掺杂区、第一阱区和第二阱区形成二个具有相异的多数载子的双极晶体管寄生电路。
- 薄膜晶体管基板及其显示面板-201510085288.1
- 李冠锋 - 群创光电股份有限公司
- 2015-02-17 - 2019-11-05 - H01L27/02
- 本发明公开一种薄膜晶体管基板及其显示面板,该显示面板包括:基板;第一金属层,位于基板上,包括栅极,以及连接栅极的栅极线;第一绝缘层,位于第一金属层上;平坦化层,位于第一绝缘层上;开口,由平坦化层的侧壁与第一绝缘层的表面所定义,开口与栅极重叠;有源层,位于开口与平坦化层上;以及第二金属层,位于有源层上,包括接触有源层的源极,以及连接源极的数据线;其中平坦化层与第一绝缘层位于数据线与栅极线之间。
- 显示基板和显示装置-201920813461.9
- 程鸿飞;李会 - 北京京东方技术开发有限公司;京东方科技集团股份有限公司
- 2019-05-31 - 2019-11-05 - H01L27/02
- 本实用新型提供一种显示基板和显示装置,属于显示技术领域,其可至少部分解决现有的显示基板防静电能力弱的问题。本实用新型的显示基板包括防静电导线、与有源层同层设置的至少一个防静电电阻,防静电电阻的第一端通过第一过孔电连接防静电导线,其第二端通过第二过孔电连接接地绑定衬垫,防静电导线与防静电电阻在基底上的正投影位于非显示区内且至少包围显示区的除与绑定区相对的边界以外的边界。
- 具有混合扩散间断隔离沟槽的金属氧化物半导体单元器件架构-201780019932.2
- X·陈;V·伯纳帕里;S·萨胡;H·利姆;M·库普塔 - 高通股份有限公司
- 2017-02-24 - 2019-11-05 - H01L27/02
- 一种标准单元IC包括MOS器件的pMOS区(316)中的pMOS晶体管和该MOS器件的nMOS区(318)中的nMOS晶体管。该pMOS区和该nMOS区在第一单元边缘(304a)和第二单元边缘(304b)之间延伸。该标准单元IC进一步包括位于第一单元边缘与第二单元边缘之间的内部区域中的至少一个单扩散间断(312),其跨该pMOS区和该nMOS区延伸以将该pMOS区分隔成pMOS子区以及将该nMOS区分隔成nMOS子区。该标准单元IC包括第一单元边缘(304a)处的第一双扩散间断部分(314')和第二单元边缘(304b)处的第二双扩散间断部分(314)。
- 用于系统级封装(SIP)器件的改良基板-201580043480.2
- M·穆尔图萨;G·A·弗朗茨 - 欧克特沃系统有限责任公司
- 2015-08-13 - 2019-11-05 - H01L27/02
- 公开了能将专用、通用或标准基板用于类似系统SIP装配的方法、系统和器件。由系统的互连方案限定的所需的定制是在封装装配过程中通过在垫上使用引线接合而建立适当的连接进行的,所述垫布置在基板上并且为定制的目而有意地留下了开口。引线接合链接可根据给定系统设计的需要来改变。
- 一种快速放电RC型ESD保护电路-201910654738.2
- 董程宏 - 南京芯驰半导体科技有限公司
- 2019-07-19 - 2019-11-01 - H01L27/02
- 本发明提供了一种快速放电RC型ESD保护电路,包括触发模块和放电模块,所述触发模块包括三级反相器模块、PMOS反馈模块、反馈增强触发模块、电阻和NMOS晶体管电容;所述放电模块包括MESD放电管,其中MESD放电管为NMOS晶体管。该RC型ESD保护电路采用了Cascoded PMOS反馈电路和反馈增强触发电路。当ESD触发时,芯片保护电路可以快速开启快速放电,消耗静电,从而降低芯片失效风险。
- 静电放电保护电路-201610764660.6
- 艾飞;柯明道;曾子建;黄如琳 - 联咏科技股份有限公司
- 2016-08-30 - 2019-11-01 - H01L27/02
- 在本发明中,提供一种静电放电保护电路,其耦合于第一电源轨与第二电源轨之间以释放任何静电放电应力。静电放电保护电路包含检测电路、触发电路以及双向可控硅整流器装置。当静电放电应力施加到第一电源轨或第二电源轨时,检测电路可首先检测静电放电应力并将检测信号输出到触发电路。触发电路基于检测信号以及静电放电应力的极性产生触发信号。接着,基于在双向可控硅整流器装置至少两个同一类型的晶体管之间的共同节点处所接收的触发信号对称地触发双硅向可控整流器装置。示范性的静电放电保护电路可实施于纳米尺寸制造的集成电路中,并实现良好的静电放电稳定性,同时维持较低备用泄漏电流以及相对较小布局面积。
- 带有过热保护功能的射频LDMOS晶体管-201710004433.8
- 邓小川;刘冬冬;宋凌云;童星;万殊燕;杨文驰;谭犇;张波 - 电子科技大学
- 2017-01-04 - 2019-11-01 - H01L27/02
- 本发明提供一种带有过热保护功能的射频LDMOS晶体管,包括集成在同一芯片上的SONOS器件、NPN BJT热传感器和射频LDMOS器件;SONOS器件栅极存储有正电荷;SONOS器件栅极通过金属连接至NPN BJT热传感器基极,为NPN BJT热传感器的发射结提供偏置;NPN BJT热传感器的集电极接在LDMOS栅极上,为LDMOS栅极提供电流泄放通道;由于本发明将射频LDMOS器件过热保护电路集成到了射频LDMOS芯片上且不需要独立的供电引脚,大大减小了射频系统的复杂性和从而降低了以射频LDMOS器件为核心的射频系统的制造和维护成本。
- 半导体装置-201610112520.0
- 李大成;文大英;金珉修 - 三星电子株式会社
- 2016-02-29 - 2019-11-01 - H01L27/02
- 提供了半导体装置,所述半导体装置包括:基底;第一晶体管,由第一输入信号的反向的电压电平门控以上拉第一节点;第二晶体管,由第二输入信号的电压电平门控以下拉第一节点;第三晶体管,由第二输入信号的反向的电压电平门控以上拉第一节点;第四晶体管,由第一输入信号的电压电平门控以下拉第一节点;第五晶体管,由第二输入信号的电压电平门控以下拉第二节点;第六晶体管,由第一输入信号的反向的电压电平门控以上拉第二节点;第七晶体管,由第一输入信号的电压电平门控以下拉第二节点;以及第八晶体管,由第二输入信号的反向的电压电平门控以上拉第二节点。
- 一种低电容功率TVS器件及其制造方法-201610874344.4
- 刘宗贺;邹有彪;王泗禹;徐玉豹 - 富芯微电子有限公司
- 2016-09-30 - 2019-10-29 - H01L27/02
- 本发明公开一种低电容功率TVS器件,属于半导体防护器件领域,所述低电容功率TVS器件是由功率TVS二极管和低电容二极管串联的单片集成器件,包括N型半导体基体、N+型扩散层、P+型扩散层、离子注入区、钝化层、金属层。本发明将功率TVS二极管和低电容的二极管串联集成在单一芯片上,使封装简单化,提高封装的良率,采用高阻N型半导体衬底制造,降低器件的结电容,避免通信信号失真,同时通过控制离子注入量,控制器件的反向击穿电压为75‑100V。
- 一种双向ESD器件及其制作方法-201610875594.X
- 朱天志 - 上海华力微电子有限公司
- 2016-09-30 - 2019-10-25 - H01L27/02
- 本发明公开了一种双向ESD器件及其制作方法,该ESD器件包括:半导体基体和设置于所述半导体基体中的P阱;生成于所述P阱中一侧的N阱;设置于所述P阱另一侧的NPN三极管结构以及设置于所述N阱中的双向二极管结构;设置于所述NPN三极管结构的集电极和发射极下的ESD植入层,本发明通过将该ESD器件的NPN三极管的集电极和发射极下方都注入P型ESD_IMP,进一步降低了垂直方向的NPN回滞效应的触发电压,从而达到降低整个静电防护结构的触发电压的目的,本发明的NPN器件具有左右对称结构,通过外接并联的双向二极管使得本发明中的ESD器件具有双向泄流能力。
- 暂态电压抑制集成电路-201610454117.6
- 陈志豪 - 力智电子股份有限公司
- 2016-06-21 - 2019-10-25 - H01L27/02
- 本发明提供一种暂态电压抑制集成电路,包括输入输出引脚、接地引脚、基板、第一暂态电压抑制晶粒以及第二暂态电压抑制晶粒。基板提供共同总线。第一暂态电压抑制晶粒配置在基板上,且包括第一输入输出端与第一参考接地端。第二暂态电压抑制晶粒配置在基板上,且包括第二输入输出端与第二参考接地端。第二参考接地端通过共同总线电性连接至第一参考接地端,第一输入输出端连接输入输出引脚,第二输入输出端连接接地引脚。
- 一种新型ESD保护结构及其实现方法-201710640089.1
- 朱天志 - 上海华力微电子有限公司
- 2017-07-31 - 2019-10-25 - H01L27/02
- 本发明公开了一种新型ESD保护结构及其实现方法,该新型ESD保护结构包括:半导体基体;生成于所述半导体基体中的第一N阱和第二N阱;设置于所述第一N阱中的硅控整流器以及设置于所述第二N阱中的二极管结构,通过本发明,可增加ESD保护结构回滞效应的维持电压。
- 一种新型硅控整流器型ESD保护结构及其实现方法-201710731685.0
- 朱天志 - 上海华力微电子有限公司
- 2017-08-23 - 2019-10-25 - H01L27/02
- 本发明公开一种新型硅控整流器型ESD保护结构及其实现方法,该结构包括:半导体衬底(80);生成于半导体衬底的N阱(60)和P阱(70);高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部,高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构,所述高浓度N型掺杂(28)浮接,高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部,N阱(60)、基体(80)与高浓度N型掺杂(24)构成等效NPN三极管结构,高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,高浓度N型掺杂(22)与高浓度N型掺杂(24)之间上方放置N型栅极(50)。
- 无回滞效应硅控整流器型ESD保护结构及其实现方法-201711464516.1
- 朱天志 - 上海华力微电子有限公司
- 2017-12-28 - 2019-10-25 - H01L27/02
- 本发明公开一种无回滞效应硅控整流器型ESD保护结构及其实现方法,该结构包括:半导体衬底(80);生成于半导体衬底的N阱(60)和P阱(70);高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部,高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构,高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部,N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成等效NPN三极管结构,高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,高浓度P型掺杂(20)、高浓度N型掺杂(28)间用宽度为S的浅沟道隔离层(10)隔离,高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分。
- 一种新型硅控整流器型ESD保护结构及其实现方法-201710731223.9
- 朱天志 - 上海华力微电子有限公司
- 2017-08-23 - 2019-10-25 - H01L27/02
- 本发明公开一种新型硅控整流器型ESD保护结构及其实现方法,该结构包括:半导体衬底(80);生成于半导体衬底的N阱(60)和P阱(70);高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部,高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构,高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部,N阱(60)、基体(80)与高浓度N型掺杂(24)构成等效NPN三极管结构,高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,高浓度N型掺杂(22)与高浓度N型掺杂(24)之间上方放置N型栅极(50),本发明可增加ESD保护结构回滞效应的维持电压。
- 无回滞效应硅控整流器型ESD保护结构及其实现方法-201711464508.7
- 朱天志 - 上海华力微电子有限公司
- 2017-12-28 - 2019-10-25 - H01L27/02
- 本发明公开一种无回滞效应硅控整流器型ESD保护结构及其实现方法,该结构包括:半导体衬底(80);生成于半导体衬底的N阱(60)和P阱(70);高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部,高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构,高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部,N阱(60)、基体(80)/P阱(70)与高浓度N型掺杂(24)构成等效NPN三极管结构,高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,所述高浓度P型掺杂(20)、高浓度N型掺杂(28)间为N阱(60)的一部分且间距为S,高浓度N型掺杂(28)与高浓度P型掺杂(22)之间为N阱(60)的一部分。
- 具有轮廓化功函金属栅电极的半导体器件及其制造方法-201410734195.2
- 李达元;刘冠廷;钟鸿钦;李显铭;张文;章勋明;罗唯仁 - 台湾积体电路制造股份有限公司
- 2014-12-04 - 2019-10-25 - H01L27/02
- 本发明提供了具有轮廓化功函金属栅电极的半导体器件。半导体结构包括在绝缘层的开口中形成的金属栅极结构。该金属栅极结构包括栅极介电层、阻挡层、位于栅极介电层和阻挡层之间的功函金属层、以及位于阻挡层上方的功函调整层,其中,功函金属具有有序的晶粒取向。本发明还提供了制造具有轮廓化功函金属栅电极的半导体器件的方法。
- ESD保护装置、包括ESD保护装置的半导体装置和其制造方法-201910274173.5
- 詹柔莹;简-菲利普·莱恩;叶夫根尼·尼科洛夫·斯特凡诺夫;阿兰·塞勒;帕特里斯·贝塞 - 恩智浦美国有限公司
- 2019-04-04 - 2019-10-22 - H01L27/02
- 一种用于保护集成电路(IC)免于ESD事件的影响的ESD保护装置包括:第一端,其耦合到所述IC的输入/输出焊盘;第二端,其耦合到参考电压或接地电压;可控硅整流器(SCR)装置,其具有连接到所述第一端的阳极和连接到所述参考电压或所述接地电压的阴极;以及pnp晶体管,其与所述SCR装置并联耦合。所述pnp晶体管具有耦合到所述第一端的发射极、耦合到所述第二端的集电极和耦合到所述SCR的栅极的基极。所述pnp晶体管包括形成于衬底的第一侧处的接触区域,所述第一接触区域被形成于所述衬底的所述第一侧处的STI层包围。在所述第一接触区域和所述STI层的相交点处形成有绝缘结构。
- 半导体装置、其设计方法及包括其的系统-201810284453.X
- 田丽钧;陈顺利;江庭玮;陈庭榆;王新泳 - 台湾积体电路制造股份有限公司
- 2018-04-02 - 2019-10-18 - H01L27/02
- 本发明提供了一种半导体装置,包括第一布局图案,所述第一布局图案包括第一标准单元,所述第一标准单元包括:多条第一信号线,设置为相互平行并且每条第一信号线的中心位于相应的第一布线轨道上;以及两条第一电源线,平行地设置在所述多条第一信号线的相对两侧并且具有相同的宽度;以及其中,所述两条第一电源线的中心线限定为所述第一标准单元的边界。该半导体装置通过改变布线轨道,缩小标准单元,同时增加缩小的标准单元的电源线的宽度来解决布线问题和电迁移。本发明还提供了半导体装置的设计方法及包括半导体装置的系统。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的