[发明专利]嵌入式存储器及其形成方法有效
| 申请号： | 201310425309.0 | 申请日： | 2013-09-17 |
| 公开（公告）号： | CN104241291B | 公开（公告）日： | 2017-08-15 |
| 发明（设计）人： | 吴伟成;庄学理 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L27/11573 | 分类号： | H01L27/11573;H01L27/105;H01L27/11;H01L21/8234;H01L21/28;H01L21/336 |
| 代理公司： | 北京德恒律治知识产权代理有限公司11409 | 代理人： | 章社杲,孙征 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种嵌入式闪存存储器件，包括栅叠件，以及位于半导体衬底中的源极和漏极区。第一源极和漏极区位于栅叠件的相对两侧。栅叠件包括位于半导体衬底上方的底部介电层、位于底部介电层上方的电荷捕获层、位于电荷捕获层上方的顶部介电层、位于顶部介电层上方的高k介电层，以及位于高k介电层上方的金属栅极。本发明还提供了一种形成嵌入式闪存存储器件的方法。 | ||
| 搜索关键词： | 嵌入式 存储器 及其 形成 方法 | ||
【主权项】：
一种嵌入式存储器件，包括：半导体衬底；以及嵌入式闪存存储器件，包括：第一栅叠件，包括：底部介电层，直接设置在所述半导体衬底上方；电荷捕获层，位于所述底部介电层上方；顶部介电层的第一部分，直接设置在所述电荷捕获层上方；第一高k介电层，位于所述顶部介电层的第一部分上方；和第一金属覆盖层，位于所述第一高k介电层上方；第一金属栅极，位于所述第一高k介电层和所述第一金属覆盖层上方；以及第一源极和漏极区，位于所述半导体衬底中，所述第一源极和漏极区位于所述第一栅叠件的相对两侧；高压(HV)晶体管，包括：第二栅叠件，包括：顶部介电层的第二部分，直接设置在所述半导体衬底上方；第二高k介电层，位于所述顶部介电层的第二部分上方；和第二金属覆盖层，位于所述第二高k介电层上方；第二金属栅极，位于所述第二高k介电层和所述第二金属覆盖层上方；以及第二源极和漏极区，位于所述半导体衬底中，所述第二源极和漏极区位于所述第二栅叠件的相对两侧，其中，所述第一高k介电层和所述第二高k介电层由相同的材料形成并且具有相同的厚度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310425309.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 使用梳状路由结构以减少金属线装载的存储器件-201880001811.X
- 霍宗亮;肖莉红;夏志良 - 长江存储科技有限责任公司
- 2018-09-10 - 2019-10-18 - H01L27/11573
- 公开了三维存储器件架构及其制作方法的实施例。在示例中，所述存储器件包括衬底以及处于所述衬底上的一个或多个外围器件。所述存储器件还包括一个或多个互连层以及设置在所述一个或多个互连层之上的半导体层。在所述半导体层上设置具有交替的导体和绝缘体层的堆叠层。多个结构竖直延伸通过所述堆叠层。第一组导电线与所述多个结构中的第一组电耦合，并且第二组导电线与所述多个结构中的不同于所述第一组的第二组电耦合。所述第一组导电线和所述第二组导电线与所述多个结构的相对两端竖直隔开一定距离。
- 半导体存储器-201810801379.4
- 杉崎刚 - 东芝存储器株式会社
- 2018-07-20 - 2019-09-24 - H01L27/11573
- 实施方式提供一种能够提升良率的半导体存储器。实施方式的半导体存储器(1)包含积层部、多个接触插塞(CC)、第1及第2支撑部(LHR)、以及第1材料。积层部具有供第1导电体与第1绝缘体沿着第1方向交替地积层且包含存储胞的第1区域(AR1)、以及包含所积层的多个第1导电体与多个第1绝缘体各自的端部的第2区域(AR2)。多个接触插塞(CC)在第2区域内分别到达至第1导电体。第1及第2支撑部在第2区域内分别沿着第1方向通过积层部内，且沿与第1方向交叉的第2方向排列。第1材料在第1支撑部与第2支撑部之间分别设置在所积层的多个第1绝缘体中相邻的第1绝缘体间，且与第1导电体不同。
- 用于制造带有分裂栅极闪存单元的指状沟槽电容器的方法-201610160401.2
- 庄学理;王驭熊;刘振钦 - 台湾积体电路制造股份有限公司
- 2016-03-21 - 2019-07-05 - H01L27/11573
- 本发明提供了用于形成分裂栅极闪存单元的方法以及产生的集成电路。提供具有存储单元区和电容器区的半导体衬底。电容器区包括一个或多个牺牲浅沟槽隔离(STI)区。对一个或多个牺牲STI区实施第一蚀刻以去除一个或多个牺牲STI区以及暴露与一个或多个牺牲STI区对应的一个或多个沟槽。在作为一个或多个沟槽的衬垫的半导体衬底的区域内注入掺杂剂。形成填充一个或多个沟槽的导电层。对导电层实施第二蚀刻以在存储单元区上方形成存储单元的控制栅极和选择栅极的一个以及在电容器区上方形成指状沟槽电容器的上电极。本发明的实施例还涉及用于制造带有分裂栅极闪存单元的指状沟槽电容器的方法。
- 包含具有邻近于源极边缘的源极触点的存储器阵列的设备-201580019493.6
- 丹沢彻 - 美光科技公司
- 2015-03-05 - 2019-07-05 - H01L27/11573
- 本文中描述包含三维3D存储器装置的各种设备及包含3D存储器装置的系统。在一个实施例中，3D存储器装置可包含：至少两个源极；至少两个存储器阵列，其分别形成于所述至少两个源极上方且耦合到所述至少两个源极；及源极导体，其使用邻近于所述源极的一或多个边缘的源极触点分别电耦合到所述至少两个源极。所述至少两个存储器阵列中的每一者可包含存储器单元、控制栅极及数据线。在源极的边缘与邻近于所述边缘的所述源极触点之间不存在数据线。
- 一种高导电性的三维存储器及其形成方法-201710773081.2
- 肖莉红 - 长江存储科技有限责任公司
- 2017-08-31 - 2019-05-28 - H01L27/11573
- 本发明公开了一种高导电性的三维存储器及其形成方法，属于半导体技术领域。所述方法包括：提供含有待填充区域的主体结构；在待填充区域中旋涂聚丙烯腈溶液，并在主体结构的上表面形成聚丙烯腈薄膜；对含有聚丙烯腈薄膜的主体结构进行热退火处理后，进行碳化处理形成碳填充的沟道通孔和共源极阵列、及覆盖主体结构上表面的碳膜；去除碳膜。本发明中的方法，不仅工艺流程简单、缩短了工艺周期，而且降低了三维存储器的制作成本；在工艺过程中，也大大降低了由于应力造成的晶片翘曲程度，进而减少了由于晶片翘曲引起的工艺问题；同时由于碳具有高导电性，使得含有碳填充的沟道通孔和共源极阵列的三维存储器具有更好的设备电器性能。
- 3D存储器件-201821580027.2
- 骆中伟;何佳;韩玉辉;刘藩东;华文宇;夏志良 - 长江存储科技有限责任公司
- 2018-09-27 - 2019-04-26 - H01L27/11573
- 本申请公开了一种3D存储器件。该3D存储器件包括：衬底；位于所述衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个第一层间绝缘层；沿垂直于所述衬底的方向穿过所述栅叠层结构的绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个牺牲层和多个第二层间绝缘层；沿垂直于所述衬底的方向穿过所述栅叠层结构的隔离层，所述隔离层环绕所述绝缘叠层；贯穿所述栅叠层结构的多个沟道柱；以及贯穿所述绝缘叠层结构的导电通道，其中，所述隔离层的外侧壁的至少一部分为平滑曲面。该3D存储器件采用平滑曲面的隔离层，从而可以避免隔离层中形成孔洞导致栅极导体与导电通道之间的短路，可以提高3D存储器件的良率和可靠性。
- 3D存储器件-201821592118.8
- 胡斌;肖莉红 - 长江存储科技有限责任公司
- 2018-09-28 - 2019-04-26 - H01L27/11573
- 本申请公开了一种3D存储器件，其特征在于，包括：CMOS电路，包括第一键合面，以及在第一键合面上暴露的第一外部焊盘；以及存储单元阵列，包括第二键合面，以及在第二键合面上暴露的第二外部焊盘，其中，CMOS电路的第一键合面与存储单元阵列的第二键合面彼此接触，第一外部焊盘与第二外部焊盘彼此键合，从而实现CMOS电路和存储单元阵列之间的电连接，CMOS电路还包括在第一键合面上形成的多个第一凹槽，和/或存储单元阵列还包括在第二键合面上形成的多个第二凹槽，多个第一凹槽和多个第二凹槽形成散热通道。本实用新型通过在CMOS电路和存储单元阵列的键合表面上提供散热通道，可以提高3D存储器件的良率和可靠性。
- 与闪速存储器集成的梳形电容器-201510979156.3
- 庄学理;王驭熊;刘振钦 - 台湾积体电路制造股份有限公司
- 2015-12-23 - 2019-04-23 - H01L27/11573
- 一些实施例涉及一种集成电路(IC)。IC包括半导体衬底，半导体衬底包括闪速存储区和电容器区。闪速存储单元布置在闪速存储区上方以及包括包括布置在闪速存储单元的第一和第二源极/漏极区之间的多晶硅选择栅极。闪速存储单元也包括布置在选择栅极旁边并且通过控制栅极介电层与选择栅极分开的控制栅极。电容器布置在电容器区上方以及包括多晶硅第一电容器极板和多晶硅第二电容器极板，第一电容器极板和多晶硅第二电容器极板彼此相互交叉以及通过电容器介电层彼此分开。电容器介电层和控制栅极介电层由相同的材料制成。本发明实施例涉及与闪速存储器集成的梳形电容器。
- 防止外围电路受损的方法及结构-201811464057.1
- 霍宗亮;周文斌;赵治国;唐兆云;熊海林 - 长江存储科技有限责任公司
- 2017-11-23 - 2019-04-16 - H01L27/11573
- 本发明公开了一种防止外围电路受损的方法及结构，属于半导体技术领域。所述方法包括：提供已形成外围电路的衬底；在外围电路上形成第一保护层，并在第一保护层上形成隔离层；形成覆盖隔离层及部分衬底上表面的第二保护层；刻蚀第二保护层形成保护侧墙。本发明中，在现有的预防氢离子和氧离子对外围电路器件损坏的方法基础上，即在外围电路上形成第一保护层的基础上，进一步地在隔离层侧壁上形成保护侧墙，以同第一保护层相连，有效地抑制了氢离子和氧离子对外围电路器件的损坏，实现了对外围电路器件进行保护的目的。
- 3D NAND闪存沟道孔的制备方法及3D NAND闪存-201710740880.X
- 唐兆云;隋翔宇;陆智勇;赵新梅 - 长江存储科技有限责任公司
- 2017-08-25 - 2019-02-12 - H01L27/11573
- 本发明提供了3D NAND闪存沟道孔的制作方法及3D NAND闪存，所述方法包括：在衬底堆叠结构的沟道孔中沉积，分别形成阻挡层、存储层和隧穿层；然后进行第一层多晶硅层的沉积；对第一层沉积的多晶硅层进行低温自由基氧化，以形成掩蔽氧化层；对沟道孔底部的掩蔽氧化层、第一层多晶硅层、隧穿层、存储层和阻挡层进行刻蚀，直至漏出硅外延层并过刻蚀该硅外延层一定深度；去除掩蔽氧化层，并进行第二层多晶硅沉积前预清洗；进行第二层多晶硅层的沉积。由于采用了低温自由基氧化工艺形成掩蔽氧化层及采用稀氢氟酸进行第二层多晶硅沉积前的预清洗，省去多晶硅回刻步骤，形成均匀性好，高质量的沟道孔多晶硅层，并且成本低，可靠性高。
- 防止外围电路受损的方法及结构-201711183467.4
- 霍宗亮;周文斌;赵治国;唐兆云;熊海林 - 长江存储科技有限责任公司
- 2017-11-23 - 2019-01-29 - H01L27/11573
- 本发明公开了一种防止外围电路受损的方法及结构，属于半导体技术领域。所述方法包括：提供已形成外围电路的衬底；在外围电路上形成第一保护层，并在第一保护层上形成隔离层；形成覆盖隔离层及部分衬底上表面的第二保护层；刻蚀第二保护层形成保护侧墙。本发明中，在现有的预防氢离子和氧离子对外围电路器件损坏的方法基础上，即在外围电路上形成第一保护层的基础上，进一步地在隔离层侧壁上形成保护侧墙，以同第一保护层相连，有效地抑制了氢离子和氧离子对外围电路器件的损坏，实现了对外围电路器件进行保护的目的。
- 3D-NAND闪存-201811039177.7
- 华文宇;刘藩东 - 长江存储科技有限责任公司
- 2018-09-06 - 2019-01-08 - H01L27/11573
- 一种3D‑NAND闪存，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错层叠的若干层绝缘层和若干层导电层；贯穿所述堆叠结构的沟道结构，所述沟道结构包括沟道牺牲层和沟道复合层，所述沟道复合层在垂直于半导体衬底的方向上连续分布，沟道牺牲层位于所述沟道复合层和所述绝缘层之间，且沟道牺牲层在垂直于所述半导体衬底的方向上被所述导电层隔断。所述3D‑NAND闪存的性能得到提高。
- 3D存储器件-201811130282.1
- 骆中伟;何佳;韩玉辉;刘藩东;华文宇;夏志良 - 长江存储科技有限责任公司
- 2018-09-27 - 2019-01-01 - H01L27/11573
- 本申请公开了一种3D存储器件。该3D存储器件包括：衬底；位于所述衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个第一层间绝缘层；沿垂直于所述衬底的方向穿过所述栅叠层结构的绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个牺牲层和多个第二层间绝缘层；沿垂直于所述衬底的方向穿过所述栅叠层结构的隔离层，所述隔离层环绕所述绝缘叠层；贯穿所述栅叠层结构的多个沟道柱；以及贯穿所述绝缘叠层结构的导电通道，其中，所述隔离层的外侧壁的至少一部分为平滑曲面。该3D存储器件采用平滑曲面的隔离层，从而可以避免隔离层中形成孔洞导致栅极导体与导电通道之间的短路，可以提高3D存储器件的良率和可靠性。
- 3D存储器件-201811139601.5
- 胡斌;肖莉红 - 长江存储科技有限责任公司
- 2018-09-28 - 2019-01-01 - H01L27/11573
- 本申请公开了一种3D存储器件，其特征在于，包括：CMOS电路，包括第一键合面，以及在第一键合面上暴露的第一外部焊盘；以及存储单元阵列，包括第二键合面，以及在第二键合面上暴露的第二外部焊盘，其中，CMOS电路的第一键合面与存储单元阵列的第二键合面彼此接触，第一外部焊盘与第二外部焊盘彼此键合，从而实现CMOS电路和存储单元阵列之间的电连接，CMOS电路还包括在第一键合面上形成的多个第一凹槽，和/或存储单元阵列还包括在第二键合面上形成的多个第二凹槽，多个第一凹槽和多个第二凹槽形成散热通道。本发明通过在CMOS电路和存储单元阵列的键合表面上提供散热通道，可以提高3D存储器件的良率和可靠性。
- 防止外围电路受损的方法及结构-201711185115.2
- 霍宗亮;赵治国;唐兆云;周文斌 - 长江存储科技有限责任公司
- 2017-11-23 - 2019-01-01 - H01L27/11573
- 本发明公开了一种防止外围电路受损的方法，属于半导体技术领域。所述方法包括：提供已形成外围电路的衬底，在外围电路上形成第一保护层，并形成覆盖第一保护层及部分衬底上表面的隔离层；去除部分隔离层，露出所述部分衬底上表面，在剩余隔离层的上表面形成第二保护层；形成覆盖第二保护层、剩余隔离层的侧壁及露出的部分衬底上表面的第三保护层，并形成覆盖第三保护层的第四保护层；去除部分第三保护层和部分第四保护层形成保护垫。本发明中，通过形成保护垫，有效地避免了三维存储器形成过程中产生的氢离子和氧离子对靠近存储阵列的外围器件的损坏，从而保持了外围器件良好的性能，进而确保了三维存储器成品的良率。
- 一种三维存储器的制备方法及其结构-201710724647.2
- 宋豪杰;徐强;李广济;邵明;夏志良;霍宗亮 - 长江存储科技有限责任公司
- 2017-08-22 - 2018-11-27 - H01L27/11573
- 本发明提供的一种三维存储器的制备方法及其结构，通过将上层接触孔和对准标记的掩膜图形组合在同一张掩膜上，从而减少了掩膜数量，降低了三维存储器的制造成本，减少三维存储器的生产周期。
- 半导体装置的制造方法和半导体装置-201410062175.5
- 西田征男;山下朋弘 - 瑞萨电子株式会社
- 2014-02-24 - 2018-10-23 - H01L27/11573
- 本发明涉及半导体装置的制造方法和半导体装置。目的在于改善半导体装置的性能。在一种半导体装置的制造方法中，在其表面上形成有绝缘膜的半导体衬底上形成金属膜，随后去除存储单元区域内的所述金属膜，而保留外围电路区域的一部分内的金属膜。接下来，在半导体衬底上形成硅膜，然后在所述存储单元区域内使所述硅膜图案化，而在外围电路区域内保留所述硅膜以使得残留金属膜的外周部由硅膜覆盖。随后在外围电路区域中，使硅膜、金属膜和绝缘膜图案化以形成由所述绝缘膜构成的绝缘膜部、由所述金属膜构成的金属膜部以及所述硅膜构成的导电膜部。
- 存储元件及其制造方法-201510018162.2
- 彭及圣 - 旺宏电子股份有限公司
- 2015-01-14 - 2018-08-31 - H01L27/11573
- 本发明公开了一种存储元件及其制造方法。存储元件包括多个位线组、多个串选择晶体管栅极、多个电荷储存层以及多个接触窗插塞。多个位线组配置于基底上，每一组位线组包括在第一方向排列的多条位线，每一位线沿第二方向延伸。每一串选择晶体管栅极与两组位线组连接，并且每一组位线组被两个串选择晶体管栅极控制。串选择晶体管栅极包括主体部与多个延伸部，延伸部由所述主体部延伸至每两条所述位线之间，且彼此相对设置。电荷储存层位于串选择晶体管栅极与位线之间。接触窗插塞位于每一串选择晶体管栅极上，与串选择晶体管栅极电性连接。
- 存储器元件-201510323015.6
- 吕函庭 - 旺宏电子股份有限公司
- 2015-06-12 - 2018-07-27 - H01L27/11573
- 本发明公开了一种存储器元件，包括一半导体本体、在半导体本体中的一第一终端、围绕于第一终端的一通道区域，以及围绕于通道区域的一第二终端，半导体本体具有一第一导电类型，第一终端具有一第二导电类型，通道区域具有第一导电类型，第二终端具有第二导电类型。一连接器是与第一终端接触，且可连接至一上覆图案化导线中的一位线。存储器材料是配置在通道区域之上，且可包括一介电电荷储存结构。一控制栅极围绕于第一终端，且配置在存储器材料之上。一导电线围绕于控制栅极，且与第二终端接触。控制栅极与导电线可为环形(ring shaped)。
- 非易失性存储器件及其制造方法-201310684271.9
- 朴圣根 - 爱思开海力士有限公司
- 2013-12-13 - 2018-07-06 - H01L27/11573
- 一种具有多个单位单元的非易失性存储器件，所述多个单位单元中的每个包括适于具有固定阈值电压的第一晶体管，以及适于与第一晶体管并联耦接且具有可变阈值电压的第二晶体管。
- 具有通过控制栅极的连接件的存储器阵列-201380049490.8
- 丹沢彻;村越有;迪帕克·蒂梅高达 - 美光科技公司
- 2013-08-29 - 2018-03-27 - H01L27/11573
- 一些实施例包含设备及方法，其具有衬底；存储器单元串，其包含主体；选择栅极，其位于所述设备的一层级中且沿所述主体的一部分而定位；及控制栅极，其位于所述设备的其它层级中且沿所述主体的其它相应部分而定位。此类设备中的至少一者包含将所述选择栅极或所述控制栅极中的一者耦合到所述衬底中的组件(例如晶体管)的导电连接件。所述连接件可包含通过所述控制栅极中的至少一者的一部分的一部分。
- 嵌入式存储器及其形成方法-201310425309.0
- 吴伟成;庄学理 - 台湾积体电路制造股份有限公司
- 2013-09-17 - 2017-08-15 - H01L27/11573
- 本发明提供了一种嵌入式闪存存储器件，包括栅叠件，以及位于半导体衬底中的源极和漏极区。第一源极和漏极区位于栅叠件的相对两侧。栅叠件包括位于半导体衬底上方的底部介电层、位于底部介电层上方的电荷捕获层、位于电荷捕获层上方的顶部介电层、位于顶部介电层上方的高k介电层，以及位于高k介电层上方的金属栅极。本发明还提供了一种形成嵌入式闪存存储器件的方法。
- 用于嵌入式存储器的高k后制制造工艺-201610916347.X
- 吴伟成;陈奕静 - 台湾积体电路制造股份有限公司
- 2016-10-21 - 2017-08-11 - H01L27/11573
- 本发明实施例提供了一种使用高k金属栅极(HKMG)技术的具有嵌入式硅‑氧化物‑氮化物‑氧化物‑硅(SONOS)存储单元的集成电路(IC)。逻辑器件布置在半导体衬底上以及包括逻辑栅极。逻辑栅极布置在高k介电层内。存储单元布置在半导体衬底上以及包括彼此横向邻近的控制晶体管和选择晶体管。控制和选择晶体管分别包括控制栅极和选择栅极。控制晶体管还包括控制栅极下面的电荷捕获层。控制栅极和选择栅极是第一材料，以及逻辑栅极是第二材料。还提供了用于制造IC的高k后制方法。本发明实施例涉及集成电路以及用于制造集成电路的方法。
- 集成电路装置及其制造方法-201310025615.5
- 吕函庭;萧逸璿;陈士弘;施彦豪 - 旺宏电子股份有限公司
- 2013-01-23 - 2017-07-28 - H01L27/11573
- 本发明公开了一种集成电路装置及其制造方法，该集成电路装置包括一衬底，衬底包括一第一区与一第二区。一凹处形成于第一区中。一具有交替排列的多个有源层与多个绝缘层的叠层沉积在凹处中。叠层包括一特定绝缘层，特定绝缘层具有一第一厚度，其中第一厚度、有源层的厚度以及叠层中的其他绝缘层的厚度的总和实质上等于凹处的深度。第一厚度与叠层中除了该特定绝缘层外的其他绝缘层的厚度的差值是在凹处的深度、有源层的厚度以及绝缘层的厚度的工艺差异的范围内。装置包括一平坦化表面，平坦化表面位在第一区与第二区之上，其中最上层的有源层的上表面低于平坦化表面。
- 三维非易失性存储器件、存储系统及制造方法-201210411644.0
- 申学燮 - 爱思开海力士有限公司
- 2012-10-24 - 2017-03-08 - H01L27/11573
- 本发明公开了一种三维非易失性存储器件、存储系统及制造方法，所述三维非易失性存储器件包括具有第一区和第二区的衬底；管道沟道薄膜，所述管道沟道薄膜形成在第一区中的衬底上；管道栅，所述管道栅大体地包围管道沟道薄膜；以及驱动栅，所述驱动栅形成在第二区中的衬底上，并具有至少一个虚设图案。
- 用于三维装置的镶嵌式导体的半导体装置及其形成方法-201310322997.8
- 邱家荣;李冠儒 - 旺宏电子股份有限公司
- 2013-07-29 - 2017-03-01 - H01L27/11573
- 本发明公开了一种用于三维装置的镶嵌式导体的半导体装置及其形成方法，该方法沉积一内衬在多个间隔开的有源层叠层之上；一绝缘材料形成于内衬之上、多个间隔开的叠层之上和之间；绝缘材料内的多个沟道交错排列在多个间隔开的有源条叠层之上，在有源条叠层之间的沟道底部和间隔开的有源条叠层的一侧壁之上留下内衬的至少一残余物；选择性地移除沟道底部和间隔开的有源条叠层的侧壁上的内衬残余物；然后以导体或半导体材料填充多个沟道以形成镶嵌结构。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
