[发明专利]半导体NROM存储装置有效
| 申请号： | 200910056018.2 | 申请日： | 2009-08-06 |
| 公开（公告）号： | CN101989461A | 公开（公告）日： | 2011-03-23 |
| 发明（设计）人： | 权彛振;柯罗特;董智刚;邱雷 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | G11C17/08 | 分类号： | G11C17/08 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体NROM存储装置，包括：存储单元阵列，用于存储数据和指令，包括多个存储单元和设置在预定数目个存储单元之间的连接单元；寄存器，用于缓存接收的数据信息；操作单元，用于对所述存储单元阵列中的存储单元进行操作；控制单元，用于控制所述操作单元，按照预定的访问顺序并根据存储单元与所述连接单元的距离，对所述存储单元阵列的每个存储单元进行操作。本发明按照存储单元与连接单元的距离或者偏置电压，在每次对存储单元进行操作时，选择不同的存储单元作为初始单元，从而避免了以固定的存储单元作为初始单元导致其相较于其它存储单元更容易损坏，有利于保证存储装置的稳定性和寿命的延长。 | ||
| 搜索关键词： | 半导体 nrom 存储 装置 | ||
【主权项】：
一种半导体NROM存储装置，其特征在于，包括：存储单元阵列，用于存储数据和指令，包括多个存储单元和设置在预定数目个存储单元之间的连接单元；寄存器，用于缓存接收的数据信息；操作单元，用于对所述存储单元阵列中的存储单元进行操作；控制单元，用于控制所述操作单元，按照预定的访问顺序并根据存储单元与所述连接单元的距离，对所述存储单元阵列的每个存储单元进行操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910056018.2/，转载请声明来源钻瓜专利网。
- 上一篇：发射天线位置的获取方法及装置
- 下一篇：柴油机SCR喷射头
- 同类专利
- ROM单元及其读取方法和装置、存储器-201410821883.2
- 于跃;王林;吴守道;黄瑞锋 - 展讯通信（上海）有限公司
- 2014-12-19 - 2019-07-02 - G11C17/08
- 一种ROM单元及其读取方法和装置、存储器，所述ROM单元包括：至少一列MOSFET，每列MOSFET包括两个以上依次耦接的MOSFET，各个所述MOSFET分别具有栅端、第一有源区和第二有源区，且相邻的两个MOSFET之相邻的有源区共用，其中，所述MOSFET的第一有源区适于根据与所述MOSFET相邻的同一列前一行的MOSFET中存储的信息，与地线、第一位线、第二位线或者第三位线选择连接；所述MOSFET的第二有源区适于根据所述MOSFET的第一有源区与地线、第一位线、第二位线或者第三位线之间的连接关系，以及所述MOSFET中存储的信息，与所述地线、所述第一位线、所述第二位线或者所述第三位线选择连接。上述的方案可以减小所述ROM单元的纵向尺寸，提高ROM单元的存储密度。
- ROM存储器的字线绑缚方法及ROM存储器-201611184623.4
- 于跃;郑坚斌;张琦瑢 - 展讯通信（上海）有限公司
- 2016-12-20 - 2018-06-26 - G11C17/08
- 本发明提供一种ROM存储器的字线绑缚方法及ROM存储器。所述方法包括：将各条字线的金属字线与多晶硅字线在绑缚点进行绑缚，其中任意相邻两条字线的绑缚点位于不同的节点。本发明将绑缚点从统一节点改成非统一节点，能够节省绑缚占用的面积。
- ROM读数据内部时钟脉冲产生电路和方法-201510080743.9
- 潘炯;杨光华 - 上海华虹宏力半导体制造有限公司
- 2015-02-15 - 2017-10-24 - G11C17/08
- 本发明公开了一种ROM读数据内部时钟脉冲产生电路，包括逻辑控制电路，参考位线充放电控制电路，灵敏放大电路，参考位线；参考位线的负载为可变更负载，可变更负载根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整；参考位线充放电控制电路用于对参考位线进行充放电并得到参考位线的充放电时间；通过灵敏放大电路和逻辑控制电路产生内部时钟脉冲，内部时钟脉冲的脉冲宽度保证在读取最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。本发明还公开了一种ROM读数据内部时钟脉冲产生方法。本发明能减少ROM功耗及读取时间。
- 一种基于动态电阻单元的伪差分式半导体只读存储阵列-201610883758.3
- 郭轩;武锦;周磊;吴旦昱;刘新宇 - 中国科学院微电子研究所
- 2016-10-10 - 2017-05-10 - G11C17/08
- 本发明公开了一种基于动态电阻单元的伪差分式半导体只读存储阵列，包括存储阵列单元、预充电单元、差分灵敏放大器，其特征在于，还包括动态电阻单元；存储阵列单元中每个存储单元漏极与差分位线相连，每个存储单元栅极与字线相连，源极接地；差分位线上端在位选信号的控制下经动态电阻单元输出给差分灵敏放大器，差分位线下端连接预充电单元。本发明的优点在于减小存储器的存取时间，提高存储器的共模噪声抑制能力。
- 降低存储阵列功耗的方法及装置、存储阵列的外围电路-201410437688.X
- 于跃;王林;黄瑞锋;吴守道 - 展讯通信（上海）有限公司
- 2014-08-29 - 2016-03-02 - G11C17/08
- 一种降低存储阵列功耗的方法及装置、存储阵列的外围电路，所述方法包括：判断位线是否被位线解码电路选中；当确定所述位线是所述位线解码电路选中的位线时，将漏端与所述位线连接的晶体管的源端连接的接地控制单元打开；当确定所述位线非位线解码电路选中的位线时，将漏端与所述位线连接的晶体管的源端连接的接地控制单元断开。上述的方案可以有效降低只读存储单元的静态功耗和动态功耗。
- 一种改进的通孔只读存储单元-201410273834.X
- 李力南;翁宇飞 - 苏州宽温电子科技有限公司
- 2014-06-19 - 2014-10-01 - G11C17/08
- 本发明公开了一种改进的通孔只读存储单元，包括两条支路，所述两条支路的每条都包括一个MOS场效应晶体管，所述MOS场效应晶体管包括栅极，栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，所述第1和第2掺杂半导体区分别作为MOS管的源极和漏极。本发明优化了ROM存储阵列面积问题；稳定性也得到了保障；还可以避免采用基准电路带来的不匹配问题，极大地提高了读取的稳定性；该架构具有很重要的研究意义和广阔的市场前景。
- 一种用于一次编程存储器的简化存储方法-201310118671.3
- 刘庆飞;刘小淮;杨博;刘成玉;简云飞 - 中国兵器工业集团第二一四研究所苏州研发中心
- 2013-04-08 - 2013-06-26 - G11C17/08
- 本发明公开了一种用于一次编程存储器的简化存储方法，对控制使能、地址总线、数据总线输入信号进行多值逻辑转换并且组合逻辑，输出相应的输出使能、编程启动、数据输入、地址选择信号给一次编程存储器，一次编程存储器通过对输入信号的识别实现模式选择，在确定的模式状态下一次编程存储器完成相应的操作。本发明可以提高一次编程存储器的存储速度和存储效率，简化一次编程存储器输入信号的复杂程度，减少一次编程存储器编程过程中串扰现象的发生，避免编程的误操作，提高一次可编程存储器的可靠性，降低了功耗，有利于一次编程存储器的集成和使用。本发明结构合理，应用范围广，实现方式简单，适用于半导体集成电路及分立元器件。
- 双阱沟道分裂OTP存储单元-201080049218.6
- 沃德克·库尔贾诺韦茨 - 赛鼎矽公司
- 2010-10-29 - 2012-07-25 - G11C17/08
- 一种具有双阱的一次可编程存储单元，改进了电介质击穿，同时将漏电流降到最小。所述存储单元是利用用于核心电路和I/O(输入/输出)电路的标准CMOS工艺制造而成。具有存取晶体管和反熔丝器件的双晶体管存储单元或具有双重厚度栅极氧化层114和116的单晶体管存储单元100形成在双阱102和104中。双阱在类型上彼此相反，其中一个可为N型阱102，而另一个可为P型阱104。所述反熔丝器件形成具有薄栅极氧化层，且形成于与用于核心电路的阱相似的阱中。所述存取晶体管形成具有厚栅极氧化层，且形成于与用于I/O电路的阱相似的阱中。
- 串联晶体管型一次可编程存储器的读取方法-201210030427.7
- 吴小利;令海阳;唐树澍 - 上海宏力半导体制造有限公司
- 2012-02-10 - 2012-07-04 - G11C17/08
- 本发明提供了一种串联晶体管型一次可编程存储器的读取方法。串联晶体管型一次可编程存储器由两个晶体管串联组成；其中第一个晶体管的漏极与第二个晶体管的源极共用，第一个晶体管作的栅极为控制栅极；第二个晶体管作的栅极为浮栅。在对所述串联晶体管型一次可编程存储器单元进行读取时，所述第一个晶体管的源极电压Vs＝-Vdd，所述第一个晶体管的控制栅极电压Vg＝-Vdd，衬底偏置电压Vb＝0，所述第二个晶体管的漏极电压Vd＝0。
- OTP电路-201010600551.3
- 郭璐 - 上海华虹NEC电子有限公司
- 2010-12-22 - 2012-07-04 - G11C17/08
- 本发明公开了一种OTP电路，其基准电流源电路的输入端和第一组脉冲信号相连、输出端和双稳态电压比较电路的第一输入端相连。存储单元及其选择电路的输入端分别和地址选择信号、第一组脉冲信号相连接、输出端和双稳态电压比较电路的第二输入端相连。双稳态电压比较电路的控制信号输入端分别和第二组脉冲信号、第三组脉冲信号相连。地址选择信号有效后，触发产生第一组脉冲信号并通过第一组脉冲信号使基准电流和存储单元电流接通，再触发产生第二组脉冲信号和第三组脉冲信号并通过第二组脉冲信号和第三组脉冲信号触发双稳态电压比较电路实现数据的输出。本发明能极大的降低读数据时的功耗。
- 一种OTP EPROM读取电路-201020658047.4
- 江猛;张姗;谢卫国;杜坦 - 苏州华芯微电子股份有限公司
- 2010-12-14 - 2011-09-28 - G11C17/08
- 一种OTP EPROM读取电路，包括第一～五场效应管，二输入与非们，第一、二非门，D触发器及OTP cell单元，第一场效应管源极接VDD，栅极与第二、第五场效应管栅极连接后再接READ_EN信号，漏极接第二、三场效应管源极，第三场效应管漏极与第四、五场效应管源极连接后再接Data信号，第四场效应管源极接VDD，第五场效应管漏极接地，二输入与非门一输入为READ_EN信号，另一输入为Data信号，二输入与非门输出接第三、四场效应管栅极，DATA信号接OTP cell，第一非门输入端接第一、二场效应管漏极及第三场效应管源极，第一非门输出接第二非门输入端，第二非门输出端接D触发器D端，D触发器的clk端接CLK信号，输出Q端接OUT信号。本实用新型可同时保证OTP cell的寿命和读取模式下的抗干扰能力。
- 只读存储器-200910197171.7
- 张超 - 无锡华润上华半导体有限公司;无锡华润上华科技有限公司
- 2009-10-14 - 2011-05-04 - G11C17/08
- 本发明涉及一种只读存储器，该只读存储器的读出放大电路包括：控制电压电路；第一晶体管，用于根据该第一晶体管的源极电流控制该第一晶体管的栅极电压，该第一晶体管的源极接收该存储单元的位线电流；第二晶体管，用于根据该第二晶体管的源极或者漏极电流控制该第二晶体管的栅极电压，该第二晶体管的源极或者漏极接收该读出放大电路的参考电流；第一放大器，该第一放大器与该第一晶体管反馈连接；第二放大器，该第二放大器与该第二晶体管反馈连接；电压型比较器，用于比较该第一、第二晶体管的栅极电压，并输出该存储单元中存储的数据。本发明的只读存储器能够使存储单元的位线电压相对电源电压保持稳定、读出速度也相对稳定、功耗低。
- 半导体存储器单元阵列以及半导体只读存储器单元阵列-201010196190.0
- 廖忠志 - 台湾积体电路制造股份有限公司
- 2010-06-03 - 2011-04-27 - G11C17/08
- 一种半导体存储器单元阵列及半导体只读存储器单元阵列，该半导体存储器单元阵列包含一延伸连续有源区。第一以及第二传输晶体管形成于延伸连续有源区上且分别形成于半导体存储器单元阵列中的一列存储器单元的第一及第二相邻存储器单元的一部分。一隔离晶体管形成于第一以及第二传输晶体管之间的延伸连续有源区上并且被偏压于一关闭状态。第一以及第二字线分别耦接于第一以及第二传输晶体管的栅极，用以供应一读取电压。上述阵列包含一差动位线对，其包含第一以及第二位线，一第一逻辑值通过将传输晶体管连接至第一位线被编码至存储器单元以及一第二逻辑值通过将传输晶体管连接至第二位线被编码至存储器单元。本发明改善了OD层工艺范围。
- 一种OTP EPROM读取电路-201010586634.1
- 江猛;张姗;谢卫国;杜坦 - 苏州华芯微电子股份有限公司
- 2010-12-14 - 2011-04-06 - G11C17/08
- 一种OTP EPROM读取电路，包括第一～五场效应管，二输入与非们，第一、二非门，D触发器及OTP cell单元，第一场效应管源极接VDD，栅极与第二、第五场效应管栅极连接后再接READ_EN信号，漏极接第二、三场效应管源极，第三场效应管漏极与第四、五场效应管源极连接后再接Data信号，第四场效应管源极接VDD，第五场效应管漏极接地，二输入与非门一输入为READ_EN信号，另一输入为Data信号，二输入与非门输出接第三、四场效应管栅极，DATA信号接OTP cell，第一非门输入端接第一、二场效应管漏极及第三场效应管源极，第一非门输出接第二非门输入端，第二非门输出端接D触发器D端，D触发器的clk端接CLK信号，输出Q端接OUT信号。本发明可同时保证OTP cell的寿命和读取模式下的抗干扰能力。
- 半导体NROM存储装置-200910056018.2
- 权彛振;柯罗特;董智刚;邱雷 - 中芯国际集成电路制造(上海)有限公司
- 2009-08-06 - 2011-03-23 - G11C17/08
- 一种半导体NROM存储装置，包括：存储单元阵列，用于存储数据和指令，包括多个存储单元和设置在预定数目个存储单元之间的连接单元；寄存器，用于缓存接收的数据信息；操作单元，用于对所述存储单元阵列中的存储单元进行操作；控制单元，用于控制所述操作单元，按照预定的访问顺序并根据存储单元与所述连接单元的距离，对所述存储单元阵列的每个存储单元进行操作。本发明按照存储单元与连接单元的距离或者偏置电压，在每次对存储单元进行操作时，选择不同的存储单元作为初始单元，从而避免了以固定的存储单元作为初始单元导致其相较于其它存储单元更容易损坏，有利于保证存储装置的稳定性和寿命的延长。
- 一次性可编程单元和阵列及其编程和读取方法-200910098495.5
- 赵启永;陈焱;周炯 - 杭州士兰集成电路有限公司
- 2009-05-12 - 2010-11-17 - G11C17/08
- 本发明公开一次性可编程单元包括可击穿栅氧介质的存储元件、第一NMOS晶体管和第二NMOS晶体管，存储元件第一端连接第一电压端，第二端连接第一NMOS漏极，第一NMOS栅极连接第二电压端，第一NMOS源极连接第二NMOS漏极，第二NMOS栅极连接行选择端，第二NMOS源极连接列选择端；一次性可编程阵列包括M行行线，N列列线，以及M×N个如上一次性可编程单元，一次性可编程阵列编程方法为第一电压端施加恒定的第一电压；第二电压端施加恒定的第二电压；各行线施加行选择电压；各列线施加列选择电压。本发明提供的一次性可编程单元和阵列及其编程方法，无需高压译码，工艺要求低、成本较低，扩大了应用范围。
- NMOS一次可编程器件-200910057117.2
- 陈华伦;陈瑜;熊涛;罗啸;陈雄斌 - 上海华虹NEC电子有限公司
- 2009-04-23 - 2010-10-27 - G11C17/08
- 本发明公开了一种NMOS一次可编程器件，包括左右两NMOS，左边的NMOS的漏区即为右边的NMOS的源区，右边的NMOS栅为浮栅，左边的NMOS栅极接字线，右边的NMOS漏极接位线。本发明的NMOS一次可编程器件，不仅大大节省芯片面积，而且制造工艺过程中无需增加光刻步骤。
- 非易失性存储设备单位单元和具有它的非易失性存储设备-200910007203.2
- 辛昌熙;曹基锡;全成都 - 美格纳半导体有限会社
- 2009-02-13 - 2009-10-14 - G11C17/08
- 本发明涉及一种非易失性存储设备单位单元和具有它的非易失性存储设备。公开了一种一次性可编程(OTP)单位单元和具有该单位单元的非易失性存储设备。非易失性存储设备的单位单元包括：连接在输出端子和地电压端子之间的反熔丝；连接到输出端子以将写电压转移到该输出端子的第一开关单元；以及连接到输出端子以将读电压转移到该输出端子的第二开关单元。
- 专利分类
