“武锦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果87个，建议您升级VIP下载更多相关专利

[发明专利]一种用于数据发送和接收的芯片组合结构-CN202210956148.7有效
发明人：周磊;胡响响;武锦 -专利权人：苏州迅芯微电子有限公司
申请日： 2022-08-10 - 公布日： 2023-10-03 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种用于数据发送和接收的芯片组合结构，包括：基板以及设置在基板上的数据发送芯片和数据接收芯片；数据发送芯片内设置有数据发送链路，数据接收芯片内设置有数据接收链路，数据发送链路和数据接收链路之间通过基板形成数据传输链路以进行两者间数据信号的传输；数据接收芯片包括数据接收模块，数据接收模块包括数据接收链路和FIFO单元，数据接收链路包括比较器和多路分配器；比较器的第一端用于接收数据传输链路传输的数据信号；多路分配器的第一端与比较器的第二端连接；FIFO单元用于按照先入先出原则将接收到的数据信号输出。本发明实施例提供的技术方案降低了芯片成本，同时还增加了不同数据接收链路的信号数据的同步性。
一种用于数据发送接收芯片组合结构

[实用新型]一种旋流燃烧器用陶瓷、钢复合扩散喷口连接结构-CN202320863644.8有效
发明人：马俊;冯世豪;齐国杰;赵洋;谢悦;刘松;刘杰;武锦;肖项尹 -专利权人：葫芦岛市华能工业陶瓷有限公司;北京中电联众电力技术集团有限公司;辽宁中工能源装备有限公司
申请日： 2023-04-18 - 公布日： 2023-09-29 - 主分类号： F23D14/24 文献下载
摘要：本实用新型涉及旋流燃烧器技术领域，具体是一种旋流燃烧器用陶瓷、钢复合扩散喷口连接结构，包括中心风管、连接板和中心端管，还包括钢制的变径套管，变径套管大外径段位于四个连接板之间，中心端管套设于变径套管小外径段上，在通过变径套管大外径段与中心风管进行连接，变径套管小外径段位于中心端管内部，对中心端管起到固定、支撑的作用，同时设置支撑条形板，支撑条形板对陶瓷喷口头部起到支撑作用，减小中心端管安装孔位置所受的竖向应力，有效防止陶瓷喷口中心端管的断裂，大大提高了燃烧器的整体稳定性及使用寿命。
一种燃烧器用陶瓷复合扩散喷口连接结构

[发明专利]流水线模数转换器的失调校正方法、装置、设备及介质-CN202310797479.5在审
发明人：江帆;武锦 -专利权人：苏州迅芯微电子有限公司
申请日： 2023-06-30 - 公布日： 2023-09-22 - 主分类号： H03M1/10 文献下载
摘要：本申请是关于流水线模数转换器的失调校正方法、装置、设备及介质，所述方法包括获取流水线模数转换器中目标子ADC输出端输出的实际余差曲线中的余量电压，其中，所述余量电压为所述实际余差曲线中目标电压阈值点处的实际电压值与理想电压值之间的偏差，所述目标电压阈值点为所述实际余差曲线中指定范围内的最值点；根据所述余量电压，确定目标控制码；根据所述目标控制码，控制对应的目标控制码器对所述目标子ADC进行失调校正，以实现对所述流水线模数转换器的失调校正。简化了失调校正过程缩短校正时间提高了失调校正流水线模数转换器的效率。
流水线转换器失调校正方法装置设备介质

[发明专利]一种时钟同步方法及时钟同步电路-CN202310778660.1有效
发明人：江帆;武锦;周磊 -专利权人：苏州迅芯微电子有限公司
申请日： 2023-06-29 - 公布日： 2023-09-22 - 主分类号： H04J3/06 文献下载
摘要：本发明公开一种时钟同步方法及时钟同步电路。本发明实施例提供的时钟同步方法，包括获取主时钟信号和脉冲时钟信号；将所述主时钟信号分频以得到多路相位分频时钟信号；获取主时钟信号与所述脉冲时钟信号之间的相位关系数值；根据所述相位关系数值选取所述多路相位分频时钟信号中的一路相位分频时钟信号对所述脉冲时钟信号进行采样以获得中间脉冲时钟信号；对所述中间脉冲时钟信号进行处理以获得复位脉冲时钟信号。其中，所述复位脉冲时钟信号与所述多路相位分频时钟信号处于同一时钟域。本发明实施例的技术方案实现了提高时钟信号的同步精度，解决现有同步方法同步精度较低的问题。
一种时钟同步方法电路

[发明专利]芯片时钟同步方法、装置、控制芯片、数据采集卡及介质-CN202310744437.5在审
发明人：季尔优;周磊;武锦 -专利权人：苏州迅芯微电子有限公司
申请日： 2023-06-21 - 公布日： 2023-09-19 - 主分类号： G06F1/12 文献下载
摘要：本发明公开了一种芯片时钟同步方法、装置、控制芯片、数据采集卡及介质。其中，该芯片时钟同步方法，应用于控制芯片，包括：根据采样指令生成至少两个采样时钟信号；根据所述采样时钟信号对至少两个待同步芯片输出的时钟信号进行采样，生成各所述时钟信号对应的采样结果；确定所述采样结果不满足预设同步标准，则根据复位指令控制所述至少两个待同步芯片输出的时钟信号同步。本发明实施例，实现多个待同步芯片可以按照预设同步标准同时进行时钟同步，提升芯片时钟同步的效率。
芯片时钟同步方法装置控制数据采集介质

[发明专利]流水线模数转换器校准方法-CN202210213870.1在审
发明人：余江锋;贾涵博;郭轩;吴旦昱;周磊;武锦;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2022-03-03 - 公布日： 2023-09-15 - 主分类号： H03M1/10 文献下载
摘要：本发明提供一种流水线模数转换器校准方法，包括：采用流水线模数转换器对测试信号进行转换，记录流水线模数转换器各级输出的二进制码以及随机数控制码；设计对应于多级流水线的注入电容修正参数、采样电容修正参数以及注入噪声修正参数；依据二进制码、随机数控制码、注入电容修正参数、采样电容修正参数以及注入噪声修正参数，构建输出模型；对输出模型中的注入电容修正参数、采样电容修正参数以及注入噪声修正参数进行初始化，获得遗传算法的染色体种群；对多级流水线逐级进行染色体种群进化，确定注入电容修正参数、采样电容修正参数以及注入噪声修正参数。本发明在前台校准过程中将随机噪声的注入一并进行校准，可实现良好的谐波打散效果，并能衔接后台校准。
流水线转换器校准方法

[实用新型]一种干盘管独立式吊挂装置-CN202223595045.7有效
发明人：冯志文;武锦 -专利权人：北京世源希达工程技术有限公司
申请日： 2022-12-29 - 公布日： 2023-09-15 - 主分类号： F24F1/0047 文献下载
摘要：本实用新型公开了一种干盘管独立式吊挂装置，包括干盘管本体、框架以及设置在框架上的悬吊件，悬吊件的顶部固定安装在固定结构顶板上，框架上设置有用于对干盘管本体进行固定的固定结构，本实用新型提供的干盘管独立式吊挂装置，只需要确定回风夹道的位置就可以对框体和干盘管本体进行安装，在一定程度上减小了工期的压力，且在满足干盘管(DCC)既有功能的前提下，实现了干盘管(DCC)与回风墙板的独立分离，回风墙板不需要施工到静压箱(天花)上，在后期洁净室改造时，拆除回风墙板即可快速实现洁净室空间结构的改变。
一种干盘管独立式吊挂装置

[发明专利]一种伪随机多电平生成电路-CN202210098903.2在审
发明人：余江锋;贾涵博;郭轩;吴旦昱;周磊;武锦;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2022-01-24 - 公布日： 2023-08-01 - 主分类号： H03K3/84 文献下载
摘要：本发明公开一种伪随机多电平生成电路，涉及通信技术领域，以解决现有随机数发生器生成随机数速率低的问题。该电路包括移位寄存器，编码电路，电容阵列和复位逻辑电路；移位寄存器包括多个基于线性反馈移位寄存器的伪随机数生成器，伪随机数生成器包括反馈电路，在反馈电路的异或门链间加入触发器，伪随机数生成器间采用并行结构连接，矩阵生成控制多电平的控制码；编码电路用于将移位寄存器生成的控制码翻译成控制信号；电容阵列用于将编码电路翻译的控制信号转换成电平并输出；复位逻辑电路用于提供时钟信号。本发明提供的伪随机多电平生成电路用于超高速率的输出随机电平。
一种随机电平生成电路

[发明专利]中速磨煤机风粉在线测控系统-CN202310457611.8在审
发明人：冯万春;李景彬;曹荣秀;王莹;张野;马俊;李建生;刘松;刘杰;齐国杰;赵洋;肖项尹;武锦;徐立伟;陈家全;王洋;谢悦;战春宇;常薇 -专利权人：北京中电联众电力技术集团有限公司;葫芦岛市华能工业陶瓷有限公司;辽宁中工能源装备有限公司;黑龙江省华能电力技术有限公司
申请日： 2023-04-24 - 公布日： 2023-07-25 - 主分类号： B02C15/00 文献下载
摘要：本发明的用于中速磨煤机风粉在线测控系统包括：中央控制装置、旋转叶片、分配格栅、检测器、流量调节阀和旋转轴，至少三个分配格栅固定在动态分离器上端的进煤管上，上述分配格栅将动态分离器上方的磨煤机的空间均匀地分成至少三个空间，旋转轴装在旋转叶片上，旋转叶片和旋转轴伸入到动态分离器和出煤粉管之间的分配格栅上方的出口锥塔内，每个旋转叶片装在上述至少三个空间的中央，旋转轴的旋转使得在上述至少三个空间的煤粉浓度进行改变，在每个出煤粉管上装有一个流量调节阀，对每一个出煤粉管的煤粉浓度进行调整，在每个出煤粉管的流量调节阀下游装有一个检测器，上述检测器与中央控制装置相连。
中速磨煤机风粉在线测控系统

[发明专利]适用于高速率、宽频带波段的射频功率放大器-CN202010713308.6有效
发明人：武锦;马永新;周磊;郭轩 -专利权人：中科芯(苏州)微电子科技有限公司
申请日： 2020-07-22 - 公布日： 2023-07-11 - 主分类号： H03F3/189 文献下载
摘要：本发明公开了一种适用于高速率、宽频带波段的射频功率放大器，其包括信号输入端、与信号输入端并联的两个放大电路、与两个放大电路分别电连接的后端相位调节电路、控制器以及与后端相位调节电路相连接的信号输出端，通过并联的两个放大电路将输出信号转换为两组相位差接近180°的四个信号，挑选出其中相位差最接近180°的两个信号再经过后端相位调节电路，从而使输出的信号的线性功率大幅提高，同时兼顾能耗与散热问题。
适用于速率宽频波段射频功率放大器

[发明专利]双源跟随器、缓冲电路以及模数转换器-CN202211571436.7在审
发明人：江帆;周磊;武锦 -专利权人：苏州迅芯微电子有限公司
申请日： 2022-12-08 - 公布日： 2023-05-23 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种双源跟随器、缓冲电路以及模数转换器。双源跟随器包括：第一源跟随器模块和第二源跟随器模块；第一源跟随器模块包括串联的第一电流源和第一晶体管；第二源跟随器模块包括串联的第二电流源和第二晶体管；第一晶体管与第二晶体管的晶体管类型不同；第一源跟随器模块还包括第一跟随子单元，第一跟随子单元的第一端与第一晶体管的漏极电连接，第一跟随子单元的第二端与双源跟随器的第一电源连接端电连接，第一跟随子单元的控制端与第二源跟随器模块的输出端电连接，第一跟随子单元用于根据其控制端电位调整其第一端电位。本发明能够抑制沟道长度调制效应。
跟随缓冲电路以及转换器

[发明专利]一种用于时间交织采样ADC的多相位时钟产生电路-CN202010564041.9有效
发明人：郑旭强;栾舰;吴旦昱;周磊;武锦;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2020-06-18 - 公布日： 2023-05-23 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种用于时间交织采样ADC的多相位时钟产生电路，属于时钟产生技术领域，在保证高速的前提下，实现低时钟抖动，低时间偏差和低功耗。电路包括环形压控振荡器、相位跟踪环电路和校准脉冲产生电路；环形压控振荡器与相位跟踪环电路构成PLL环路；环形压控振荡器在相位跟踪环电路输出的第一控制电压的控制下输出多个相位的时钟信号；校准脉冲产生电路与环形压控振荡器连接，用于输出时钟校准信号到环形压控振荡器中，调整环形压控振荡器内部时钟，消除时钟抖动对输出时钟信号的影响。本发明产生低抖动、低时钟偏差、高精度的多相位时钟，且功耗低，硬件开销少。
一种用于时间交织采样 adc 多相时钟产生电路

[发明专利]用于SAR型模数转换器的逻辑控制电路、SAR型模数转换器-CN202210389104.0有效
发明人：江帆;武锦;周磊 -专利权人：苏州迅芯微电子有限公司
申请日： 2022-04-13 - 公布日： 2023-05-12 - 主分类号： H03M1/00 文献下载
摘要：本发明公开了一种用于SAR型模数转换器的逻辑控制电路、SAR型模数转换器，用于存储得到的数字码并且控制数模转换器进行电平切换，包括：2个或以上数量的逻辑模块串联；其中在所述模块串联中首位的所述逻辑模块的触发信号(Di)与第一时钟控制信号相连接，而所述模块串联中的逻辑模块的触发信号则是与其串联前接的逻辑模块输出端的输出信号(S)相连接；其中每个所述逻辑模块的控制信号用于与第二、第三时钟控制信号相连接；每个所述逻辑模块的输入信号用于与比较器输出(VOUTP)相连接；每个所述逻辑模块的输出信号(Di·Vref)用于与数模转换器的电容下极板相连接。本发明涉及的所述用于SAR型模数转换器的逻辑控制电路，结构简单，可以实现比较器输入电压共模电平不变，减少了元器件的数量，降低了功耗，能有效地降低其所在模数转换器的功耗和复杂度。
用于 sar 型模数转换器逻辑控制电路

[发明专利]一种多路子ADC采样电路、半导体器件及信号处理装置-CN202310064892.0在审
发明人：江帆;武锦;周磊 -专利权人：苏州迅芯微电子有限公司
申请日： 2023-01-17 - 公布日： 2023-05-05 - 主分类号： H03M1/06 文献下载
摘要：本发明公开了一种多路子ADC采样电路、半导体器件及信号处理装置，其中，多路子ADC采样电路包括：第一采样组，包括至少两个子ADC采样模块；第一采样组接入第一采样时钟；第二采样组，包括1个子ADC采样模块；第二采样组接入第二采样时钟；第一采样时钟与第二采样时钟交替输出；逻辑电路模块，各子ADC采样模块的输出端均与逻辑电路模块电连接，逻辑电路模块用于将各子ADC采样模块输出的采样信号进行拼接后输出；PRBS产生电路模块，随机选择第一采样组中用于采样的子ADC采样模块，以及选择第二采样组中用于采样的子ADC采样模块。本发明中的多路子ADC采样电路实现了随机采样，减少各子ADC采样模块的内部干扰。
一种路子 adc 采样电路半导体器件信号处理装置

[发明专利]一种多相位时钟产生电路及模数转换器-CN202111364008.2有效
发明人：周磊;武锦 -专利权人：苏州迅芯微电子有限公司
申请日： 2021-11-17 - 公布日： 2023-04-14 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种多相位时钟产生电路及模数转换器，其中所述多相位时钟产生电路包括移位寄存器链。其中所述移位寄存器链包括3个或以上数量的锁存器(Latch)，这些锁存器分为至少2个分组，其中第一分组包括1个或以上数量的锁存器，第二分组包括2个或以上数量的锁存器；其中每一分组中相邻两锁存器间级联。本发明涉及的所述多相位时钟产生电路，其能够折衷考虑移位寄存器链内部不可避免的传播延时以及各路分频时钟信号相位间隔较小的情况。
一种多相时钟产生电路转换器

1
2
3
4
5
6
下一页»
尾页
共 87 条