[发明专利]制作半导体器件的方法和生成掩膜图样的方法无效
| 申请号： | 03158611.2 | 申请日： | 2003-09-17 |
| 公开（公告）号： | CN1495875A | 公开（公告）日： | 2004-05-12 |
| 发明（设计）人： | 向井清士;谷本正;伊藤光实 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H01L21/76 | 分类号： | H01L21/76;H01L21/304 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 王玮 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体衬底被至少一个槽分成面积较大的第一区和面积较小的第二区。在包含所述槽的内部的半导体衬底表面上形成绝缘膜。利用具有格子窗图样的蚀刻掩膜使所述绝缘膜受到蚀刻，其中，在第一区中，以形成与所述格子窗图样相应的多个开孔的形式形成所述格子窗图样。作为选择，利用具有单独一个开孔图样和格子窗图样的蚀刻掩膜，在第一区中形成与单独一个开孔图样对应的多个开孔，并且使绝缘膜受到蚀刻，其中，在第二区中，以形成与所述格子窗图样相应的多个开孔的形式形成所述格子窗图样。在这两种情况下，都将多余的绝缘膜抛光去掉。 | ||
| 搜索关键词： | 制作 半导体器件 方法 生成 图样 | ||
【主权项】：
1.一种制作半导体器件的方法，其特征在于，它包括如下步骤：第一步，形成至少一个分区槽，用以把半导体衬底的表面分成具有相对较大面积的第一区和具有相对较小面积的第二区；第二步，在包含所述分区槽内部的半导体衬底的表面上形成绝缘膜；第三步，利用具有格子窗图样的蚀刻掩膜使所述绝缘膜受到蚀刻，其中，在第一区中，以形成与所述格子窗图样相应的格子开口的形式形成所述格子窗图样；第四步，使半导体衬底上多余的绝缘膜被抛光掉。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03158611.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装内部的接线检测方法
- 下一篇：半导体器件的制造方法
- 同类专利
- 通孔的填充方法，以及半导体器件-202310829166.3
- 张景南;巫碧勤;陈明展;林盛裕 - 南京屹立芯创半导体科技有限公司
- 2023-07-06 - 2023-10-27 - H01L21/768
- 本申请公开一种通孔的填充方法，所述通孔包括半导体硅晶片上开设的通孔，其特征在于，所述方法包括：获取所述通孔的深宽比；基于所述深宽比，确定对所述通孔进行膜压操作的目标膜压参数；控制压膜设备基于所述目标模压参数对所述通孔执行所述膜压操作，以使所述通孔完全填覆且膜面平整。
- 半导体元件的制造方法-202210728633.9
- 徐寜霜;廖哲贤 - 南亚科技股份有限公司
- 2022-06-24 - 2023-10-27 - H01L21/768
- 一种半导体元件的制造方法包含：沉积填充材料以填充基板的沟槽，其中沟槽具有深度以及宽度，深度与宽度的比值等于或大于8，并且其中填充材料包含氮化钛；以及将填充材料退火。本发明的半导体元件的制造方法解决了传统方法的字元线填充问题，使半导体元件具有更高质量的字元线，从而降低电阻率并提高其性能。
- 转接板的制备方法及转接板-202311212551.X
- 汪松 - 湖北江城芯片中试服务有限公司
- 2023-09-20 - 2023-10-27 - H01L21/768
- 本发明涉及一种转接板的制备方法及转接板。转接板的制备方法包括：提供初始子转接板，初始子转接板包括相对的第一表面及第二表面；于初始子转接板靠近第一表面的内部形成多个第一互连结构，各第一互连结构的第一端面与第一表面相齐平；于初始子转接板靠近第二表面的内部形成多个第一盲孔，以形成子转接板；各第一盲孔与各第一互连结构一一对应，各第一盲孔暴露出各第一互连结构的第二端面；提供两个子转接板，并将两个子转接板的第一表面相键合；于相键合的两个子转接板的各第一盲孔内形成第二互连结构，各第二互连结构与各第一互连结构的第二端面一一对应接触。采用本方法能够提高转接板的质量。
- 一种基于硅和金刚石的三维集成芯片的混合键合方法-202310933530.0
- 王晨曦;牛帆帆;魏潇赟;王敏才;邓抄军 - 哈尔滨工业大学;华为技术有限公司
- 2023-07-27 - 2023-10-27 - H01L21/768
- 本发明涉及芯片制造技术领域，具体而言，涉及一种基于硅和金刚石的三维集成芯片的混合键合方法。该方法包括：制备硅基Cu/SiO
- 半导体结构的制作方法及半导体结构-202210394452.7
- 李永杰;孟敬恒 - 北京超弦存储器研究院;长鑫科技集团股份有限公司
- 2022-04-12 - 2023-10-27 - H01L21/762
- 本公开提供一种半导体结构的制作方法及半导体结构，涉及半导体技术领域，半导体结构的制作方法包括：提供基底；在基底上形成多条信号线，相邻信号线之间具有沟槽；在沟槽内形成隔离结构，隔离结构具有空隙。在本公开中，在基底上形成多条信号线，相邻信号线之间具有沟槽，通过在沟槽中形成隔离结构，且隔离结构具有空隙，空隙降低了相邻信号线之间的介电常数，从而改善信号线之间的信号串扰。
- 接触结构及其制作方法-202210412971.1
- 郑磊;米红星;刘超;牛健 - 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
- 2022-04-19 - 2023-10-27 - H01L21/768
- 本申请提供接触结构及其制作方法，所述方法包括：提供衬底以及位于所述衬底上的介质层，所述介质层中包括多个贯穿所述介质层且尺寸不同的沟槽；在所述介质层上以及沟槽内沉积第一金属层，至所述第一金属层至少填充所述沟槽中尺寸最小的沟槽的三分之二；通入惰性气体，使所述沟槽上部的第一金属层表面转化为钝化层；继续在所述第一金属层上以及所述沟槽内沉积第二金属层，至所述第二金属层填满所述沟槽中尺寸最大的沟槽；通入激活气体，所述激活气体使所述钝化层还原为第一金属层；在所述第二金属层表面以及所述沟槽内继续沉积第二金属层至设定时间。所述方法解决了钨填充能力不足引起不同大尺寸接触沟槽的高压集成器件金属桥连的问题。
- 一种沟槽型SiC MOSFET源接触孔的刻蚀方法-202310656360.6
- 李鎔碩;马利奇;金秉燮;李旻姝;洪吉文 - 浙江萃锦半导体有限公司
- 2023-06-05 - 2023-10-27 - H01L21/768
- 本发明公开了一种沟槽型SiC MOSFET源接触孔的刻蚀方法，属于半导体制造技术领域，该方法对现有技术进行了改进，更换了两步刻蚀过后的清洗液体，使用Clean‑A清洗液消除了刻蚀绝缘层过后的引来的缺陷，解决了BPSG形貌不好的问题；此外在氧化层刻蚀结束后又增加了一步氮氧化硅SION的沉积，增加的SION的沉积，可以避免由于光刻对准误差引来刻蚀过程中Over ETCH导致栅源短路的问题。
- 多层多芯片扇出型三维集成封装方法及结构-202111017250.2
- 夏晨辉;周超杰;王刚;吉勇;明雪飞 - 中国电子科技集团公司第五十八研究所
- 2021-08-31 - 2023-10-27 - H01L21/768
- 本发明涉及一种多层多芯片扇出型三维集成封装方法及结构。其包括如下步骤：步骤1、提供临时键合载板，并设置载板互连金属布线层；步骤2、在所述载板互连金属布线层上制备得到所需的底层塑封单元体；步骤3、在上述底层塑封单元体上制备若干层叠分布的层叠塑封单元体；步骤4、拆除上述临时键合载板与底层塑封单元体间的连接，并在拆除后，利用晶圆级植球工艺，在与底层塑封单元体连接的载板互连金属布线层上设置所需的封装体焊球，以形成所需的集成封装体。本发明与现有封装工艺兼容，能有效减少封装后的翘曲度，减少损耗，提高封装性能，安全可靠。
- 基于光刻技术的带屏蔽层金属化聚合物通孔制备方法-202210919105.1
- 尚玉玲;彭中擎;阎德劲;李春泉;侯杏娜;姜辉;胡为;何翔;韦淞译;叶晓静;周谨倬;段阁飞;刘德璋;刘陶荣;梅礼鹏 - 桂林电子科技大学
- 2022-08-02 - 2023-10-27 - H01L21/768
- 本发明提出了一种基于掩模光刻方法制造带有屏蔽层的导电聚合物通孔的方法，方法包括（1）通过掩模光刻方法使用可以固化的光刻胶制造通孔基柱并使其金属化，（2）通过溅射等方法在基柱外形成屏蔽层，（3）在通孔的基础上直接灌封封装聚合物形成聚合物通孔。这一方法制造的聚合物通孔适用于封装天线芯片与天线的键合，具有键合路径短、寄生电容小、抗干扰能力强的优点。
- 半导体结构的制作方法及半导体结构-202110926931.4
- 郗宁 - 长鑫存储技术有限公司
- 2021-08-12 - 2023-10-27 - H01L21/768
- 本申请提供一种半导体结构的制作方法及半导体结构，涉及半导体技术领域，用于解决半导体结构的寄生电容值较高的技术问题。半导体结构包括位线以及位于位线至少一侧的空气隙，空气隙的侧壁的材质包括含硅化合物，对空气隙的侧壁渗碳处理，空气隙的内侧面形成含碳层；对含碳层靠近空气隙的开口的区域进行氧化处理，生成的氧化物封堵空气隙的开口。利用生成的氧化物封堵空气隙，在空气隙的侧壁生长氧化物而实现对空气隙的自封口，减少了氧化物掉落到空气隙内的概率，从而保证空气隙对寄生电容值的降低效果，以降低半导体结构的寄生电容值。
- 半导体结构及其制备方法-201711085704.3
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2017-11-07 - 2023-10-27 - H01L21/768
- 本发明提供一种应用于存储器的半导体结构及其制备方法，半导体结构的制备方法包括如下步骤：1）提供一半导体衬底，半导体衬底内形成有沟槽；2）采用化学气相沉积工艺于沟槽内及半导体衬底上表面沉积第一层金属层；及，3）采用物理气相沉积工艺于第一层金属层上表面沉积第二层金属层，由第二层金属层填满沟槽，且第二层金属层的材料与第一层金属层的材料相同。本发明先采用化学气相沉积工艺于沟槽内沉积第一层金属层，之后再采用物理气相沉积工艺于沟槽内沉积材料相同的第二层金属层，在沟槽内填充的第一层金属层与第二层金属层内均不会产生孔洞，从而可以提高器件的性能，避免器件发生失效。
- 纳米尺度的半导体器件的气隙间隔物构造-201780041377.3
- S·V·恩古源;山下典洪;程慷果;T·J·小黑格;朴灿鲁;E·利宁格;李俊涛;S·梅赫塔 - 泰塞拉公司
- 2017-07-21 - 2023-10-27 - H01L21/768
- 提供了具有形成为半导体器件的BEOL或MOL层的一部分的气隙隔离物的半导体器件，以及制造这种气隙隔离物的方法。例如，一种方法包括在基板上形成第一金属结构和第二金属结构，其中第一和第二金属结构彼此相邻设置，在第一和第二金属结构之间设置绝缘材料。蚀刻绝缘材料以在第一和第二金属结构之间形成空间。使用夹断沉积工艺在第一和第二金属结构上沉积一层介电材料，以在第一和第二金属结构之间的空间中形成气隙，其中气隙的一部分在第一金属结构和第二金属结构中的至少一个的上表面上方延伸。
- 一种动态随机存储器结构及其形成方法-201810911361.X
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-08-10 - 2023-10-27 - H01L21/764
- 本发明涉及半导体生产领域，公开了一种动态随机存储器结构，包括具有位元线和字元线的半导体衬底、位于所述位元线的两侧以及所述字元线间隔的区域的上方的插塞孔以及设置于所述插塞孔的两侧的复合电介质层，所述复合电介质层包括第一位线间隔层、第二位线间隔层以及位于所述第一位线间隔层和所述第二位线间隔层的空气间隔。该动态随机存储器结构中采用具有极低介电常数的空气作为电介质材料，从而减少电容连接线间的寄生电容，提高了该动态随机存储器的性能。
- 半导体结构及其制造方法-202310558023.3
- 薛兴坤;顾婷婷 - 长鑫存储技术有限公司
- 2023-05-18 - 2023-10-27 - H01L21/768
- 本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：基底；第一IGZO层，第一IGZO层位于基底上，第一IGZO层包括沟道区以及位于沟道区相对两侧的源漏掺杂区；第二IGZO层，第二IGZO层至少位于沟道区上，且第二IGZO层中具有掺杂离子，第二IGZO层中氧空位的数量小于第一IGZO层中氧空位的数量；第一栅极，第一栅极位于第二IGZO层远离基底的表面上。至少可以提高半导体结构中的载流子迁移率。
- 半导体结构的形成方法及半导体结构-202110984437.3
- 李婷;周厚宏 - 长鑫存储技术有限公司
- 2021-08-25 - 2023-10-27 - H01L21/768
- 本公开提供了一种半导体结构的形成方法及半导体结构，半导体结构的形成方法包括，提供基底，基底包括介质层以及间隔设置于介质层中的焊盘；形成介电结构，介电结构暴露出焊盘以及部分介质层；形成绝缘结构，绝缘结构形成于介电结构的侧壁，绝缘结构覆盖介电结构的第一部分侧壁，介电结构的第二部分侧壁与绝缘结构之间形成空气隙；形成导电结构，导电结构覆盖暴露出的焊盘，以及绝缘结构的部分外侧壁面。在本公开中，半导体结构中相邻的导电结构被介电结构、绝缘结构以及空气隙隔开，空气隙的存在降低导电结构间的寄生电容。
- 一种沟道处理方法及存储介质-202310826153.0
- 杨欣;郭振强;黄鹏;孙少俊 - 华虹半导体（无锡）有限公司
- 2023-07-06 - 2023-10-24 - H01L21/762
- 本发明属于微电子技术领域，尤其涉及一种沟道处理方法及存储介质；于紧前的沟槽成型步骤形成基础拓扑即沟槽隔离结构（111），于内缩PB（Pull Back）的沟槽上进一步构造处置层的介质结构，即第五膜结构（050）；进而可结合沟槽隔离结构（111）的物理特征，例如浅沟槽隔离结构STI（Shallow Trench Isolation），生成功能单元，又如存储介质；其中，第五膜结构（050）可采用去耦合等离子氮化工艺DPN（Decoupled Plasma Nitridation）来构造，可有效缓冲高宽比制程HARP（High Ratio Process）在沟道产生的应力，亦可确保特定载流子的迁移率；其方法可有效改善静态随机存储器SRAM（Static Random Access Memory）的失配（Mismatch）特性，提升器件的一致性（Uniformity）、减少漏电并提升产品良率；其方法及产品的制备无须添置步骤，可在原制程上灵活升级。
- 一种硅基绝缘体上玻璃衬底结构及其制作方法-202310935417.6
- 武震宇;苏泳全;刘艺晨;王栎皓 - 中国科学院上海微系统与信息技术研究所
- 2023-07-27 - 2023-10-24 - H01L21/762
- 本发明提供一种硅基绝缘体上玻璃衬底结构及其制作方法，包括以下步骤：提供一第一晶圆，所述第一晶圆的上表层设有第一键合层；提供一第二晶圆，所述第二晶圆的下表层设有第二键合层；将所述第一键合层的上表面与所述第二键合层的下表面进行键合，键合后，所述第一键合层与所述第二键合层构成的叠层结构中至少包括第一截止层、第二截止层。本发明通过硅基绝缘体上玻璃衬底结构的制作方法制作得到的硅基绝缘体上玻璃衬底结构，采用所述第一截止层、所述第二截止层构成的双截止层结构作为所述硅基绝缘体上玻璃衬底结构的刻蚀截止层，解决了硅玻璃键合晶圆图形化时无法获得高质量平整的玻璃界面的问题。
- 半导体器件的制造方法-202311184376.8
- 和巍巍;汪之涵;温正欣 - 深圳基本半导体有限公司
- 2023-09-14 - 2023-10-24 - H01L21/768
- 本申请实施例涉及半导体技术领域，并提供一种半导体器件的制造方法。所述半导体器件的制造方法包括提供包括半导体衬底、栅极结构和刻蚀停止层的叠层；于所述刻蚀停止层的远离所述半导体衬底的一侧形成多个介电层，于所述多个介电层的远离所述半导体衬底的一侧形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜，多次干法刻蚀所述多个介电层，以形成暴露所述刻蚀停止层的开孔；利用氧气处理所述开孔的内壁，以去除形成所述开孔的过程中形成在所述开孔内的反应产物；以及干法刻蚀所述开孔内的所述刻蚀停止层，形成所述刻蚀停止层的损失，进而得到接触孔。
- 一种三维集成电路的制备方法及三维集成电路-202310882738.4
- 张耀辉 - 苏州华太电子技术股份有限公司
- 2023-07-18 - 2023-10-24 - H01L21/76
- 本申请实施例提供了一种三维集成电路的制备方法及三维集成电路。制备方法，包括如下步骤：步骤S1：形成底部器件层；底部绝缘层中具有电连接结构；步骤S2：采用晶圆键合方法形成孤岛隔离层和上方第一器件层的第一半导体层，孤岛隔离层位于底部绝缘层之上，第一半导体层位于孤岛隔离层之上；步骤S3：制备上方第一器件层除第一半导体层以外的结构、以及形成第一层间TSV通孔；第一绝缘层中具有电连接结构，第一层间TSV通孔连接底部绝缘层的电连接结构和第一绝缘层的电连接结构。本申请实施例了解决传统的3D封装芯片的封装技术不能适应芯片的发展方向的技术问题。
- 一种三维集成电路的制备方法及三维集成电路-202310883060.1
- 张耀辉 - 苏州华太电子技术股份有限公司
- 2023-07-18 - 2023-10-24 - H01L21/76
- 本申请实施例提供了一种三维集成电路的制备方法及三维集成电路。制备方法包括形成孤岛隔离层和上方器件层的方法；形成孤岛隔离层和上方器件层的方法具体包括：采用晶圆键合方法在下层的器件层之上形成孤岛隔离层、以及位于所述孤岛隔离层之上自下而上循环设置的硅锗层和硅层，且顶层为硅锗层；对孤岛隔离层之上的硅锗层和硅层进行加工，在所述孤岛隔离层之上形成GAA纳米片晶体管；在GAA纳米片晶体管的基础之上形成全环绕栅极晶体管；形成上方器件层全环绕栅极晶体管以外的结构。本申请实施例解决了传统的芯片制备工艺中的退火光会对已经制备出的部分的加热造成损伤的技术问题。
- 隔离沟槽的形成方法、绝缘沟槽以及导电沟槽-202310930811.0
- 李旭锋;王欢;王前文 - 矽力杰半导体技术（杭州）有限公司
- 2023-07-26 - 2023-10-24 - H01L21/762
- 本申请提供一种隔离沟槽的形成方法，包括：形成沟槽于衬底中，其中衬底包括彼此相对的第一表面及第二表面，沟槽从第一表面延伸至衬底内部；形成绝缘层于沟槽的两侧壁及底部，其中位于沟槽的两侧壁及底部的绝缘层界定内部空间；以及填充辅助层于沟槽中，其中，辅助层具有良好的阶梯覆盖能力以完全填充内部空间。透过前述配置，防止金属层的空洞产生，进而实现无空洞的深沟槽隔离结构。
- 一种半导体器件及其制备方法-202210348728.8
- 崔海波 - 苏州能讯高能半导体有限公司
- 2022-04-01 - 2023-10-24 - H01L21/768
- 本发明实施例公开了一种半导体器件及其制备方法，该制备方法包括提供衬底并在衬底一侧制备半导体层；在半导体层中制备第一开口，第一开口贯穿半导体层；在第一开口内制备刻蚀阻挡层；在刻蚀阻挡层以及半导体层远离衬底的一侧制备电极结构；在衬底中制备连接通孔并去除刻蚀阻挡层，连接通孔在半导体层所在平面上的垂直投影与第一开口至少部分交叠；在连接通孔和第一开口内制备连接结构，连接结构与电极结构电连接。本发明实施例通过在半导体层中制备第一开口和刻蚀阻挡层，刻蚀阻挡层可以避免制备连接通孔时影响电极结构，保证半导体器件性能稳定。
- 用于扩散阻挡层形成的方法和湿式化学组成-202280017927.9
- R·W·赫图比斯;E·亚科布森;孙绍鹏;T·L·威尔金斯;埃利·H·纳贾尔;邵文波 - 麦克德米德乐思公司
- 2022-02-07 - 2023-10-24 - H01L21/768
- 本公开提供了一种通过湿式工艺在电介质或半导体衬底上形成扩散阻挡层的方法。该方法包括以下步骤：用水性预处理溶液处理该电介质或半导体衬底，该水性预处理溶液包含一种或多种吸附促进成分并且能够制备用于在其上沉积该扩散阻挡层的衬底；以及使经处理的电介质或半导体衬底与包含锰化合物和无机pH缓冲液(任选地，含有一种或多种掺杂金属)的沉积溶液接触以在该电介质或半导体衬底上沉积该扩散阻挡层，其中该扩散阻挡层包含锰氧化物。还包括一种用于处理电介质或半导体基板以在其上形成扩散阻挡层的两部分试剂盒。
- 一种半导体器件的制作方法-202210318003.4
- 寇新秀;孟昭生 - 芯恩（青岛）集成电路有限公司
- 2022-03-29 - 2023-10-24 - H01L21/768
- 本发明提供一种半导体器件的制作方法，在形成半导体器件的工艺流程中引入对低k介质层进行疏水化处理的步骤，利用具有疏水基团的反应气体与低k介质层表面的亲水基团进行反应，将低k介质层表面的亲水基团替换为疏水基团，使得低k介质层表面形成疏水材料层，一方面能够大大降低介质层的吸水性，避免介质层的k值出现漂移，从而保证半导体器件的稳定性；另一方面，亲水基团被反应气体中含有碳氧双键的疏水基团替换，由于碳氧双键具有较大的键能，因此能够大大提高介质层的抗变形能力，提高半导体器件的可靠性。另外，本发明提供的半导体器件的制作方法操作简单、成本低廉，制作过程中没有引入杂质原子，节省了制作成本，提高了制作效率。
- 一种接触孔的制备方法-202210318048.1
- 王远 - 芯恩（青岛）集成电路有限公司
- 2022-03-29 - 2023-10-24 - H01L21/768
- 本发明提供一种接触孔的制备方法，利用图案化的光刻胶层在层间介质层中形成初始接触孔后，去除图案化的光刻胶层，再以初始接触孔为窗口刻蚀半导体衬底形成接触孔。在去除图案化光刻胶层的过程中，同时能够去除形成初始接触孔时产生的聚合物，避免聚合物附着于初始接触孔中对下一步形成接触孔产生影响，使最终形成的接触孔中基本没有聚合物残留，从而有效改善后续接触孔金属填充的效果，达到提高产品良率的目的；此外，与现有技术中通过真空泵抽离聚合物的方法相比，上述清除聚合物的过程避免了对反应腔室和器件的污染，有效提高了产品的良率。
- 半导体元件及其制作方法-202210367306.5
- 孙家祯 - 联华电子股份有限公司
- 2022-04-08 - 2023-10-24 - H01L21/768
- 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法包括，主要先形成一栅极结构设于基底上以及源极/漏极区域设于栅极结构旁构成一主动元件，形成一层间介电层于主动元件上，去除部分该层间介电层以形成一接触洞于该主动元件上但不暴露出主动元件顶表面且接触洞底表面高于栅极结构顶表面，然后再形成一金属层于接触洞内以形成浮置接触插塞。
- 一种铜互连扩散阻挡层结构及其制备方法-202310711969.9
- 扈静;芮祥新;汪穹宇;李建恒 - 合肥安德科铭半导体科技有限公司
- 2023-06-15 - 2023-10-24 - H01L21/768
- 本发明公开了一种铜互连扩散阻挡层结构及其制备方法，包括：衬底和扩散阻挡层，所述衬底包括第一导电层和介质层；所述扩散阻挡层设置在衬底和第二导电层之间，所述扩散阻挡层包括依次设置的铌层、铌硅氮化物层和氮化铌层，所述第三层与所述第二导电层接触。通过在铜层和介质层之间设置有多层膜结构的阻挡扩散层，可以有效阻挡铜扩散到介质层中。同时，阻挡扩散层包括铌硅氮化物层和氮化铌层，且氮化铌层位于铌硅氮化物层与铜层之间，可以有效防止铌硅氮化物层中的硅元素进入铜层，破坏铜的电学性能。
- 半导体结构的制作方法及半导体结构-202210373096.0
- 徐陈明;林红波;武贺 - 长鑫存储技术有限公司
- 2022-04-11 - 2023-10-24 - H01L21/768
- 本申请实施例属于半导体制造技术领域，具体涉及一种半导体结构的制作方法及半导体结构。该半导体结构的制作方法包括：提供基底，基底上覆盖有导电层；干法蚀刻去除部分导电层，以形成第一凹槽，第一凹槽的深度小于导电层的厚度，第一凹槽的槽壁上有聚合物残留；去除第一凹槽的槽壁和槽底对应的部分导电层，以形成导电线以及位于相邻导电线间的第二凹槽；形成钝化层，其填充在第二凹槽内。通过去除第一凹槽的槽壁对应的部分导电层，可以同时去除沉积在第一凹槽的槽壁上的聚合物残留，避免后续在第二凹槽内填充钝化层时提前封口，避免钝化层内部出现缝隙。
- 半导体结构的形成方法-202210375678.2
- 段超;张浩;郭雯;许增升;王晓娟 - 中芯国际集成电路制造(上海)有限公司
- 2022-04-11 - 2023-10-24 - H01L21/768
- 一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有第一金属层，所述衬底表面暴露出所述第一金属层表面；在衬底上形成第一介质层，所述第一介质层内具有开口，所述开口暴露出所述第一金属层顶部表面；对所述第一金属层表面进行清洁处理；对所述第一金属层表面进行清洁处理之后，对所述第一金属层表面进行浸润处理；对所述第一金属层表面进行浸润处理之后，采用选择性沉积工艺在所述开口内形成第二金属层。所述方法形成的半导体结构性能得到改善。
- 半导体结构及其形成方法-202310472801.7
- 饶孟桓;黄麟淯;苏焕杰 - 台湾积体电路制造股份有限公司
- 2023-04-27 - 2023-10-24 - H01L21/768
- 方法包括：提供具有栅极结构、源极/漏极电极、第一蚀刻停止层(ESL)、第一层间介电(ILD)层、第二ESL和第二ILD层的结构。方法包括：形成第一蚀刻掩模；通过第一蚀刻掩模对第二ILD层、第二ESL和第一ILD层实施第一蚀刻以形成第一沟槽；在第一沟槽中沉积第三介电层；形成第二蚀刻掩模；以及通过第二蚀刻掩模对第二ILD层、第二ESL、第一ILD层和第一ESL实施第二蚀刻，从而形成第二沟槽，其中，第二沟槽暴露源极/漏极电极中的一些，并且第三介电层抵抗第二蚀刻。方法还包括：在第二沟槽中沉积金属层。本申请的实施例还涉及半导体器件及其形成方法。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
