[发明专利]具有增加的导通电阻的沟槽MOSFET器件有效
| 申请号： | 02823246.1 | 申请日： | 2002-11-20 |
| 公开（公告）号： | CN1695252A | 公开（公告）日： | 2005-11-09 |
| 发明（设计）人： | 石甫渊;苏根政;约翰·E·阿马托;崔炎曼 | 申请（专利权）人： | 通用半导体公司 |
| 主分类号： | H01L29/76 | 分类号： | H01L29/76;H01L29/94;H01L31/062;H01L31/113;H01L31/119;H01L29/74;H01L21/336;H01L21/3205;H01L21/8238;H01L21/4763;H01L21/20 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 樊卫民;钟强 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种沟槽MOSFET器件，包括：第一导电类型的衬底(200)；第一导电类型的外延层；其中该外延层具有比衬底更低的多数载流子浓度；延伸到外延区中的沟槽；沟槽内的绝缘导电区(211)；在沟槽底部和衬底之间的外延层内形成的第一导电类型的掺杂区(206)，其中该掺杂区具有比衬底低和比外延层高的多数载流子浓度；在外延层的上部内且邻近沟槽形成的第二导电类型的体区(204)；其中体区从外延层的上表面延伸的深度比沟槽小；体区内的源区(212)。 | ||
| 搜索关键词： | 具有 增加 通电 沟槽 mosfet 器件 | ||
【主权项】：
1.一种沟槽MOSFET器件，包括：第一导电类型的衬底；在所述衬底上的所述第一导电类型的外延层，所述外延层具有比所述衬底更低的多数载流子浓度；从所述外延层的上表面延伸到所述外延区中的沟槽；内衬至少部分所述沟槽的绝缘层；在邻近所述绝缘层的所述沟槽内的导电区；在所述沟槽底部和所述衬底之间的所述外延层内形成的所述第一导电类型的掺杂区，所述掺杂区具有低于所述衬底和高于所述外延层的多数载流子浓度；在所述外延层的上部内且邻近所述沟槽形成的第二导电类型的体区，所述体区从所述外延层的所述上表面延伸的深度小于所述沟槽延伸的深度；和在所述体区的上部内且邻近所述沟槽形成的所述第一导电类型的源区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于通用半导体公司，未经通用半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02823246.1/，转载请声明来源钻瓜专利网。
- 上一篇：制备电子装置的方法和油墨
- 下一篇：不具有钒控制的半绝缘碳化硅
- 同类专利
- 量子组件-202280020863.8
- M·德斯贾丁;W·罗格朗;Q·沙弗贝克 - C12量子电子公司
- 2022-03-11 - 2023-10-27 - H01L29/76
- 本发明涉及一种量子组件，所述量子组件包括：·基底(6)；·两个悬浮电极(4)；·多个栅极(1,2,3)，所述多个栅极设置在所述两个悬浮电极之间，所述两个悬浮电极相对于栅极凸出；·至少一个纳米物体元件(8)，特别是纳米线或纳米管，其悬浮在所述两个悬浮电极之间，所述至少一个纳米物体元件位于栅极上方，该量子组件的电极包括：多个低频栅极(1,2)，所述多个低频栅极用于在纳米物体元件中限定静电势，以使得在纳米物体元件中形成至少两个量子点；·至少一个微波栅极(3)；以及·其中，至少一个电极包括磁性材料，优选铁磁性材料，并且被配置为在纳米物体元件的空间范围内向纳米物体元件施加非均匀磁场。
- 一种二维同质结型逻辑反相器及其制备方法-202310174922.3
- 张跃;卫孝福;张铮;张先坤;于慧慧;高丽;洪孟羽;都娴 - 北京科技大学
- 2023-02-28 - 2023-05-30 - H01L29/76
- 本发明公开了一种二维同质结型逻辑反相器及其制备方法，包括：绝缘衬底、第一电极组、介电层、二维半导体层和第二电极组；基于二维半导体层、介电层、第一电极组形成所述悬空沟道区域，其中，悬空沟道区域用于抑制静态电流；第一电极组包括：输出电极和输入电极，介电层包括：第一介电层和第二介电层，第二电极组包括：驱动电极和接地电极。本发明制备的同质结型逻辑反相器制备方法简便可行，具有普适性，能够有效抑制了逻辑反相器运行时静态电流的上升，从而降低功耗，并且能够提高逻辑反相器的工作寿命和服役稳定性。
- 用于P-N双模态功率器件的集成高侧驱动器-201780013164.X
- Y·张;S·P·彭德哈卡;P·L·霍沃;S·吉姆班科;F·马里诺;S·斯瑞达 - 德克萨斯仪器股份有限公司
- 2017-03-13 - 2023-01-24 - H01L29/76
- 在所描述的示例中，一种集成电路芯片(102)包括双模态功率N‑P‑横向扩散金属氧化物半导体(LDMOS)器件(104)和电平移位器(108)，该双模态功率N‑P‑横向扩散金属氧化物半导体(LDMOS)器件(104)具有经耦合以接收输入信号(IN)的N‑栅极(G
- 单电子晶体管-201680089487.2
- H.C.乔治 - 英特尔公司
- 2016-09-24 - 2022-09-13 - H01L29/76
- 本文公开了单电子晶体管（SET）器件以及相关方法和设备。在一些实施例中，一种SET器件可包括：第一和第二源极/漏极（S/D）电极，其被分别布置在第一绝缘支撑件的侧面上和第二绝缘支撑件的侧面上；岛，其被布置在第一和第二S/D电极之间并且延伸到第一和第二绝缘支撑件之间的区域中。在一些实施例中，一种SET器件可包括：第一和第二S/D电极，其被布置在基体上；岛，其被布置在第一和第二S/D电极之间的区域中；第一和第二电介质部分，其被分别布置在所述岛与第一和第二S/D电极之间；以及第三电介质部分，其被布置在所述基体和所述岛之间。
- 用于量子点中的量子位的操纵区-202080065544.X
- M·库内;H·布鲁姆;L·施莱伯 - 德国亚琛工业大学;于利奇研究中心有限公司
- 2020-09-21 - 2022-04-26 - H01L29/762
- 本发明涉及一种电子部件(10)，该电子部件由具有栅电极组件(16,18,40)的半导体部件或类半导体结构形成，用于操纵在量子点(52,54)中的量子位的量子状态，该电子部件包含具有二维电子气或电子空穴气的基底(12)。电接触部将栅电极组件(16,18,40)与电压源连接。具有栅电极(20,22,24,26)的第一栅电极组件(16)布置在电子部件(10)的面(14)上以在所述基底(12)中产生能运动的势阱(56,58)。第二栅电极组件(40)用于生成毗邻于第一栅电极组件(16)的势垒。栅电极组件(16,18,40)具有平行伸延的电极指(28,30,32,34)，其中所述第一栅电极组件(16)的电极指(28,30,32,34)周期地交替地互相连接，以促使势阱(56,58)通过基底(12)的几乎连续的运动。
- 用于初始化量子点的部件-202080065560.9
- M·库内;H·布鲁姆;L·施莱伯 - 德国亚琛工业大学;于利奇研究中心有限公司
- 2020-09-21 - 2022-04-26 - H01L29/762
- 本发明涉及用于初始化量子位的量子力学状态的电子部件(10)，所述电子部件由具有栅电极组件(16,18)的半导体部件或类半导体结构形成。本发明还涉及用于这种电子部件(10)的方法。
- 薄膜晶体管、半导体基板和X射线平板探测器-202180001030.2
- 黄杰;李正亮;宁策;胡合合;姚念琦;赵坤;刘凤娟;周天民;雷利平 - 京东方科技集团股份有限公司
- 2021-04-30 - 2022-03-11 - H01L29/768
- 一种薄膜晶体管(TFT)包括：栅极(170)、有源层(SL)、位于栅极(170)和有源层(SL)之间的栅极绝缘层(160)、以及电连接到所述有源层(SL)的源极(181)和漏极(182)。有源层(SL)包括在堆叠方向上重叠设置的沟道层(CL)和至少一个沟道保护层(PL1；PL2)，沟道层(CL)和至少一个沟道保护层(PL1；PL2)每个的材料均为金属氧化物半导体材料。至少一个沟道保护层(PL1；PL2)为结晶层，且至少一个沟道保护层(PL1；PL2)的金属元素包括非稀土金属元素，所述非稀土金属元素包括In、Ga、Zn和Sn。这样，能够有效减少沟道层的缺陷，从而有效改善了薄膜晶体管的整体稳定性。
- 用于量子信息处理器的处理器元件-202080036480.0
- 迈克尔·福加蒂;马修·肖曼斯;约翰·莫顿 - 量子运动科技有限公司
- 2020-05-12 - 2021-12-24 - H01L29/76
- 在此公开了处理器元件。处理器原件包括硅层。处理器元件还包括设置在所述硅层上并与所述硅层形成接口的介电层。处理器元件还包括与所述介电层接触的导电通孔，该导电通孔包括具有最靠近介电层的接口端和远端的金属部分。导电通孔的所述金属部分的接口端的横截面积小于或等于100nm乘以100nm。在使用时，向导电通孔的远端施加偏置电位使得在介电层和硅层之间的接口处感应出量子点，该量子点用于将一个或多个电子或空穴限制在硅层中。在此还公开了方法。
- 用于量子信息处理器的处理器元件-202080036335.2
- 迈克尔·福加蒂;马修·肖曼斯;约翰·莫顿 - 量子运动科技有限公司
- 2020-05-12 - 2021-12-21 - H01L29/76
- 本文中描述了处理器元件。处理器元件包括硅层。处理器元件进一步包括一个或更多个导电电极。处理器元件进一步包括具有非均匀厚度的介电材料，介电材料至少设置在硅层和一个或更多个导电电极之间。在使用中，当向导电电极中的一个或更多个导电电极施加偏压电势时，一个或更多个导电电极的定位和介电材料的非均匀厚度一起限定电场分布，以在硅层和介电层之间的界面处诱导量子点。本文还描述了方法。
- 一种自支撑衬底上的GaN基热电子晶体管及其制备方法-202110864585.1
- 马晓华;祝杰杰;张颖聪;王鹏飞;宓珉瀚;郝跃 - 西安电子科技大学
- 2021-07-29 - 2021-12-03 - H01L29/76
- 本发明涉及一种自支撑衬底上的GaN基热电子晶体管及其制备方法，GaN基热电子晶体管包括：集电极、n+GaN自支撑衬底、Al
- 一种集电极上置的氮化镓热电子晶体管器件及其制备方法-202110866209.6
- 祝杰杰;马晓华;赵旭;张颖聪;杨凌;郝跃 - 西安电子科技大学
- 2021-07-29 - 2021-12-03 - H01L29/76
- 本发明涉及一种集电极上置的氮化镓热电子晶体管器件及其制备方法，该氮化镓热电子晶体管器件包括：GaN自支撑衬底、n+GaN层、Al
- 基于纳米粒子点阵的柔性场效应晶体管及制备方法和应用-202110912113.9
- 李子昂;陈敏瑞;韩民 - 南京大学
- 2021-08-10 - 2021-11-16 - H01L29/76
- 本发明公开了基于纳米粒子点阵的柔性场效应晶体管及制备方法和应用，所述场效应晶体管以高分子聚合物薄膜为基底，纳米粒子点阵为导电沟道，并通过栅极电压的改变调控纳米粒子点阵中的库仑阻塞作用，从而调控纳米粒子点阵两侧电极之间的电流，实现柔性场效应晶体管的功能。与现有技术相比，本发明具有以下优点：(1)能够通过栅极电压调控金属纳米粒子点阵隧穿电导，因此可以灵敏地响应栅极电压对源漏极电流的影响；(2)具有体积小、能耗低、低噪声、高柔性的优点；(3)具有很高的灵敏度，结构简单，成本低，能够模块化制备与封装，可用于柔性集成电路，微电极系统等多种领域。
- 利用堆栈的垂直装置的微电子装置-201980074877.6
- J.皮尔;A.弗里施;T.沃纳;R.索特;D.温德尔 - 国际商业机器公司
- 2019-10-22 - 2021-06-22 - H01L29/76
- 实施例可以包括微电子器件。微电子器件可以包括垂直堆叠并且串联连接的第一对晶体管。第一对晶体管中的每个晶体管是相同类型的。微电子器件可以包括并联连接的第二对晶体管。第二对晶体管是与第一对晶体管不同的类型。第一对晶体管和第二对晶体管被布置为基本上垂直于多个层。
- 一种多极式蜂窝电子晶体管结构-201910676388.X
- 杨涛;方朝阳;阳文静 - 江西师范大学
- 2019-07-25 - 2020-08-25 - H01L29/76
- 本发明公开了一种多极式蜂窝电子晶体管结构，涉及电子晶体管技术领域。本发明包括若干电子晶体管本体，电子晶体管本体为正六边形结构，若干电子晶体管本体组成蜂窝状结构，电子晶体管本体中心部设有一核心通道，两电子晶体管本体侧边连接处刻蚀有边通道，边通道为无阻型边通道或阶梯受阻型边通道或次强电穿透型边通道或强电穿透型边通道。本发明通过设计蜂窝结构的电子晶体管，丰富了晶体管的逻辑应用能力，强化了集成电路的漏致势垒和电路稳定性，同时电子晶体管本体的六个边通道的电荷位置和电荷属性的排列组合可形成多种信号状态，承载更多的数据计算和存储，解决了现有的电子晶体管结构的逻辑应用能力和电路稳定性不足的问题。
- 平面微波谐振器电路的微制造的空气桥-201780094198.6
- V·阿迪加;M·布林克 - 国际商业机器公司
- 2017-11-29 - 2020-04-24 - H01L29/76
- 一种用于平面微波谐振器电路的微型空气桥的制造方法，包括在基础材料表面上沉积超导膜，其中超导膜形成有压缩应力，其中压缩应力高于定义结构的临界弯曲应力，蚀刻超导膜的暴露区域，从而形成至少一个桥，蚀刻基础材料，从而在至少一个桥和基础材料之间形成间隙，在超导膜的至少一部分和基础材料的至少一部分上沉积至少一条金属线。其中，至少一条金属线在桥下面延伸。
- 薄膜晶体管以及液晶显示器-201510116545.3
- 卢廷豪 - 深圳市华星光电技术有限公司;武汉华星光电技术有限公司
- 2015-03-17 - 2019-04-02 - H01L29/768
- 本发明涉及薄膜晶体管以及液晶显示器。该薄膜晶体管包括包括基板，设置在基板上的导电叠层，和设置在基板上的光屏蔽层。其中，光屏蔽层处于导电叠层的下方并且两者的位置正对。在本发明的薄膜晶体管中设置有为导电叠层遮光的光屏蔽层，从而可有效防止光照不利地影响这些氧化物的电学性能，并由此提高了薄膜晶体管的电性能。
- 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法-201810116375.2
- 何荧峰;郑新和;彭铭曾;卫会云;刘三姐;李美玲;宋祎萌;仇鹏;安运来;王瑾 - 北京科技大学
- 2018-02-06 - 2019-02-26 - H01L29/76
- 本发明提供一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法，属于半导体器件技术领域。该方法首先在GaN衬底上生长Ⅲ族氮化物三元合金材料形成异质结构作为发射区和第一势垒层，并在异质结上通过光刻技术生长电极；用离子刻蚀技术进行器件绝缘化；转移石墨烯至异质结表面作为基区，通过光刻技术形成基区电极；最后使用PEALD在石墨烯上生长GaN薄膜作为第二势垒层，并在表面形成金属集电区。本发明通过使用PEALD在石墨烯上沉积GaN作为第二势垒层，将石墨烯与GaN基宽禁带半导体材料相结合，发挥两种材料体系的优势，有效提升了热电子晶体管的性能，缩小器件尺寸。该方法热预算低，对石墨烯造成的损伤小，有效避免了器件在生产过程中造成的损伤。
- 具有均匀图案排列的纳米颗粒的单电子晶体管及其制造方法-201410080333.X
- 金俊亨;李荣根;刘鸿;金泰熙 - SK新技术株式会社
- 2014-03-06 - 2019-01-25 - H01L29/76
- 本发明关于一种单电子晶体管及其制造方法。该单电子晶体管包括：沟道区域，其包括形成于基板上的连接体及由结合至该连接体的金属离子所生长的金属纳米颗粒；配置于该沟道区域一端的源极区域；配置于该沟道区域另一端而与该源极区域对立的漏极区域；和耦合至该沟道区域且用以控制沟道区域中的电荷迁移的栅极，其中在该沟道区域中，多个金属纳米颗粒具有均匀图案排列。
- 一种基于二维半导体薄膜/绝缘层/半导体结构的电荷耦合器件-201810082793.4
- 徐杨;郭宏伟;李炜;俞滨 - 杭州紫元科技有限公司
- 2018-01-29 - 2018-07-13 - H01L29/768
- 本发明公开了一种基于二维半导体薄膜/绝缘层/半导体结构的电荷耦合器件，包括组成阵列的若干像素，所述像素自下而上依次包括栅极、半导体衬底、绝缘层、源极、漏极与二维半导体薄膜；所述源极和所述漏极水平间隔布置于所述绝缘层的上表面；所述二维半导体薄膜覆盖在所述源极、漏极及其之间的绝缘层的上表面。入射光照射到本发明的电荷耦合器件表面，被半导体衬底吸收。由于二维半导体的特殊性质，其通过电容性耦合可以有效收集载流子，产生的光电流信号直接从单个像素结构输出，实现本地读取、随机读取，无需采用传统器件的像素间横向转移电荷方式，从根本上改变电荷耦合器件的信号读出方式，提高系统整体响应速度、线性动态范围和可靠性。
- 薄膜晶体管及像素结构-201410249739.6
- 陈信学;陈培铭 - 友达光电股份有限公司
- 2014-06-06 - 2017-11-21 - H01L29/768
- 本发明公开一种薄膜晶体管及像素结构。薄膜晶体管配置于基板上。薄膜晶体管包括栅极、绝缘层、金属氧化物半导体层、蚀刻阻挡层、源极、漏极、有机绝缘层以及金属氧化物阻障层。绝缘层覆盖栅极。金属氧化物半导体层位于栅极上方的绝缘层上。蚀刻阻挡层覆盖金属氧化物半导体层，且蚀刻阻挡层具有第一接触窗以及第二接触窗。源极以及漏极分别相对设置于蚀刻阻挡层上。源极以及漏极分别通过第一接触窗及第二接触窗与金属氧化物半导体层电连接。有机绝缘层覆盖蚀刻阻挡层、源极以及漏极。金属氧化物阻障层覆盖有机绝缘层。
- 有源发光二极管模块-201380008594.4
- 布拉德利·S·奥拉韦 - 尼斯迪格瑞科技环球公司
- 2013-01-25 - 2017-03-15 - H01L29/76
- 本发明揭示LED模块，其具有与LED串联的控制MOSFET或其它晶体管。在一个实施例中，MOSFET晶片接合到LED晶片且经单件化以形成具有与单个LED相同的占据面积的数千个有源三端子LED模块。尽管红光、绿光及蓝光LED具有不同的正向电压，RGB模块可并联连接且其控制电压以60Hz或更大Hz交错以产生单一感知色彩，例如白色。所述RGB模块可连接于面板中以用于通用照明或彩色显示器。面板中的单个电介质层可囊封所有所述RGB模块，以形成紧凑且价廉的面板。描述用于彩色显示器及照明面板两者的各种寻址技术。描述用于减小所述LED对输入电压的变化的敏感度的各种电路。
- 阱电阻结构及其制造方法及绝缘体上硅器件-201410407727.1
- 王蛟;宋华;杨欢 - 无锡华润上华半导体有限公司
- 2014-08-18 - 2016-03-30 - H01L29/76
- 本发明涉及一种阱电阻结构，包括绝缘层和绝缘层上的有源区，所述有源区包括阱区，所述有源区还包括向下延伸至所述绝缘层的沟槽隔离结构，所述沟槽隔离结构在横向上将所述阱区包围、在竖向上使所述阱区被分隔开；所述阱电阻结构还包括设于阱区上并与阱区接触的金属触点。本发明还涉及一种阱电阻结构的制造方法，及一种绝缘体上硅器件。本发明通过在有源区区域内形成沟槽隔离结构，使得阱区在横向上被沟槽隔离结构所阻挡，不会形成多数载流子的横向扩散，因此可以得到电阻值较准确的阱电阻。
- 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法-201310752130.6
- 车明根;李镕守;姜闰浩;罗玄宰;柳世桓;李宗璨;沈栋焕 - 三星显示有限公司
- 2013-12-31 - 2014-07-09 - H01L29/768
- 本发明涉及薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法。一种薄膜晶体管阵列面板包括：基板；沟道区，设置在基板上并且包括设置在基板上的氧化物半导体；源电极和漏电极，连接到氧化物半导体并且在以氧化物半导体为中心的两侧处面向彼此；绝缘层，设置在氧化物半导体上；以及栅电极，设置在绝缘层上。漏电极包括第一漏极区和第二漏极区；第一漏极区的电荷迁移率大于第二漏极区的电荷迁移率；源电极包括第一源极区和第二源极区，并且第一源极区的电荷迁移率大于第二源极区的电荷迁移率。
- 具有高K电介质和金属栅的非易失性存储器单元-201280038547.X
- A.科托夫;C-S.苏 - 硅存储技术公司
- 2012-07-27 - 2014-04-23 - H01L29/76
- 一种非易失性存储器，包括第一导电类型的衬底，在其中形成的第二导电类型的第一和第二分隔开的区，在其间的沟道区。多晶硅金属栅字线被设置在沟道区的第一部分的上方并通过高K电介质层与其分隔开。字线的金属部分紧密地邻近于高K电介质层。多晶硅浮栅紧密地邻近于字线并与其分隔开，并且被设置在沟道区的另一部分的上方并与其绝缘。多晶硅耦合栅被设置在浮栅的上方并与其绝缘。多晶硅擦除栅被设置在浮栅的另一侧并与其绝缘，被设置在第二区的上方并与其绝缘，并且紧密地邻近于耦合栅的另一侧但与其分隔开。
- 硅基单电子晶体管结构及其制备方法-201310739670.0
- 郭奥;任铮;胡少坚;周伟 - 上海集成电路研发中心有限公司
- 2013-12-27 - 2014-03-26 - H01L29/76
- 本发明涉及一种硅基单电子晶体管结构，包括：SOI衬底；源极、漏极与控制栅极，分别形成于衬底上；硅鳍结构或硅纳米线，形成于衬底上，其两端分别连接源极、漏极；分立栅极，包括第一支部和第二支部，第一支部与第二支部以控制栅极隔开。其同时具有场效应晶体管和单电子晶体管的功能，且其制备工艺可与现有的CMOS工艺兼容。
- 单电子晶体管核心结构制备方法及单电子晶体管核心结构-201210237333.7
- 王强斌;陈中 - 中国科学院苏州纳米技术与纳米仿生研究所
- 2012-07-10 - 2014-01-29 - H01L29/76
- 本发明公开了单电子晶体管核心结构的制备方法及单电子晶体管核心结构。该方法包括以下步骤：构建二维DNA基底；用单链DNA对纳米颗粒进行修饰，并用与修饰纳米颗粒的单链DNA不同的单链DNA对第一金纳米棒、第二金纳米棒和第三金纳米棒进行修饰；将经单链DNA修饰过的第一金纳米棒、第二金纳米棒、第三金纳米棒和纳米颗粒与二维DNA基底进行杂交，从而形成单电子晶体管核心结构，其中，二维DNA基底上连接有伸出二维DNA基底平面的与修饰纳米颗粒、第一金纳米棒、第二金纳米棒和第三金纳米棒的单链DNA互补的单链DNA探针，与修饰第一金纳米棒、第二金纳米棒和第三金纳米棒中的一个金纳米棒的单链DNA互补的单链DNA探针是在二维DNA基底上成直线排列的多条单链DNA探针。
- 基于半导体纳米结构的晶体管器件及其制备方法-201310525012.1
- 郭奥;任铮;胡少坚;周伟 - 上海集成电路研发中心有限公司
- 2013-10-30 - 2014-01-22 - H01L29/76
- 本发明公开了一种基于一维半导体纳米结构的晶体管器件，包括：Si/SiO2衬底；源极和漏极，形成于所述衬底上；一维的半导体纳米结构，其两端分别连接所述源极和漏极，且其表面覆盖一层高k栅介质层；分立栅极，形成于所述高k栅介质层上且为位于所述源极和漏极之间的二叉指结构；控制栅极，形成于所述高k栅介质层上，其位于所述二叉指结构的中间；所述二叉指结构与所述控制栅极均垂直于所述半导体纳米结构。本发明的晶体管器件能够根据施加于分立栅极的电压而工作于场效应晶体管模式或单电子晶体管模式。
- 电子器件和系统，以及用于该电子器件和系统的制造和使用方法-201180019710.3
- 斯科特·E·汤姆森;达莫代尔·R·图马拉帕利 - 苏沃塔公司
- 2011-02-17 - 2012-12-26 - H01L29/76
- 本发明提供了一系列新的结构和方法以减少宽阵列的电子器件和系统的功耗。这些结构和方法中的一些可以大部分通过重新使用块CMOS工艺流程和制造技术来实施，允许半导体工业以及更广泛的电子工业避免昂贵地且有风险地切换到替换技术。如将要讨论的，这些结构和方法中的一些涉及深度耗尽沟道设计(DDC)设计，允许CMOS基器件相比于传统的块CMOS具有减小的σVT，并且能够允许在沟道区域中具有掺杂剂的FET的阈值电压VT被更精确地设定。DDC设计与传统的块CMOS晶体管相比还具有强体效应，其允许对DDC晶体管中的功耗进行重要的动态控制。
- Fin-Fet非易失性存储单元以及阵列和制造方法-201080039988.2
- Y.W.胡;P.滕塔苏德 - 硅存储技术公司
- 2010-08-31 - 2012-05-30 - H01L29/76
- 一种非易失性存储单元具有衬底层，在衬底层上具有第一导电性类型的鳍形半导体部件。鳍形部件具有第二导电性类型的第一区域和与第一区域间隔开的第二导电性类型的第二区域，沟道区在第一区域与第二区域之间延伸。鳍形部件具有在第一区域与第二区域之间的两个侧表面和顶表面。字线邻近于第一区域且被电容地耦合到沟道区的第一部分的顶表面和两个侧表面。浮置栅极邻近于字线且被与顶表面绝缘，并被电容地耦合到沟道区的第二部分的两个侧表面。
- ALD系统和方法-201080018411.3
- 埃里克·W·德贡斯;加内什·M·孙达拉姆;罗杰·R·库蒂;吉尔·斯文亚·贝克 - 剑桥纳米科技公司
- 2010-02-26 - 2012-04-11 - H01L29/76
- 一种配置为双室“塔”的气体沉积系统(1000)，其包括用于支撑相互垂直的两个反应室组合件的框架(1140)。每个反应室组合件(3000)均包括环绕中空室(3070)的外壁组合件，所述中空室的尺寸为容纳穿过装载口的单个4.5代(GEN 4.5)玻璃板衬底。所述衬底水平设置在中空室(3070)中，并且室组合件(3000)包括设置在中空室(3070)外部并配置为在衬底顶表面上产生基本水平方向的层流气流的可拆卸和可清洁的三角形输入(3150)和输出(3250)增压部。每个室包括设置在中空室(3070)中的可清洁和可拆卸的室衬里组合件(6000)，以将前体气体容纳在其中，从而防止污染室外壁(3010，3020，3030，3040)。
- 专利分类
