“彭宝庆”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]电子设备、芯片封装结构及其制作方法-CN202111320349.X在审
发明人：吕秀启;马富强;叶润清;彭宝庆 -专利权人：华为技术有限公司
申请日： 2021-11-09 - 公布日： 2022-04-01 - 主分类号： H01L23/538 文献下载
摘要：本申请实施例提供一种电子设备、芯片封装结构及其制作方法，该芯片封装结构包括：基板、至少一个桥接板以及至少两个第一芯片；所述桥接板与至少两个所述第一芯片电连接，所述第一芯片还与所述基板电连接；所述桥接板的至少部分位于所述基板的内部，且所述桥接板朝向所述第一芯片的一面与所述基板朝向所述第一芯片的一面相齐平，能够提高芯片封装的集成度，从而能够更好的满足实际应用场景对系统集成度的更高需求。
电子设备芯片封装结构及其制作方法

[发明专利]散热基板以及使用其的发光二极管模块-CN201010194104.2无效
发明人：黄俊龙;彭宝庆 -专利权人：黄俊龙;彭宝庆
申请日： 2010-06-01 - 公布日： 2011-12-07 - 主分类号： H01L33/62 文献下载
摘要：本发明是关于一种散热基板，包含：介电基座，其导热系数大于100W/M·K；绝缘层，保角地形成在该介电基座的表面上；非金属光学反射层，形成在该绝缘层上；以及一或多个金属互连，形成在该非金属光学反射层上。
散热以及使用发光二极管模块

[发明专利]芯片封装体及其形成方法-CN201010574051.7有效
发明人： 彭宝庆;温英男;张恕铭 -专利权人：精材科技股份有限公司
申请日： 2010-11-30 - 公布日： 2011-08-17 - 主分类号： H01L25/16 文献下载
摘要：本发明公开了一种芯片封装体及其形成方法。该芯片封装体包括基底，具有上表面及下表面，基底包括至少一第一接垫；非光学感测芯片，设置于基底之上表面上，非光学感测芯片包括至少一第二接垫，非光学感测芯片具有第一长度；保护盖，设置于非光学芯片上，保护盖具有第二长度，第二长度的延伸方向大抵平行于第一长度的延伸方向，且第二长度小于第一长度；集成电路芯片，设置于保护盖上，集成电路芯片包括至少一第三接垫，集成电路芯片具有第三长度，第三长度的延伸方向大抵平行于第一长度的延伸方向；多条焊线，形成基底、非光学感测芯片、及集成电路芯片之间的电性连接。
芯片封装及其形成方法

[发明专利]发光二极管模块、用于发光二极管模块的基板及其制造方法-CN201010003575.0无效
发明人：张宪元;彭宝庆;黄俊龙 -专利权人：张宪元;彭宝庆;黄俊龙
申请日： 2010-01-11 - 公布日： 2011-07-13 - 主分类号： H01L21/48 文献下载
摘要：本发明是一种发光二极管模块、用于发光二极管模块的基板及的其制造方法。发光二极管模块具有至少一发光二极管及一基板。基板包含一硅本体以及一贯穿金属层。硅本体用以承载该至少一发光二极管，且具有至少一贯穿孔形成于硅本体上。该至少一贯穿孔是以钻孔方式于该硅本体的一上表面形成至少一凹洞，并以蚀刻方式去除该至少一凹洞的部分该硅本体而形成。贯穿金属层通过该至少一贯穿孔而至少形成于硅本体的一上表面及一下表面的至少一部份。
发光二极管模块用于及其制造方法

[发明专利]芯片封装体及其形成方法-CN200910166229.1有效
发明人：温英男;彭宝庆;陈伟铭;张恕铭 -专利权人：精材科技股份有限公司
申请日： 2009-08-20 - 公布日： 2011-03-30 - 主分类号： H01L25/00 文献下载
摘要：本发明实施例提供一种芯片封装体及其形成方法。该芯片封装体包括半导体基底，具有上表面及相反的下表面；穿孔，贯穿半导体基底的上表面及下表面；第一芯片，设置于半导体基底的上表面上；导电层，位于穿孔的侧壁上，且电性连接至第一芯片；第一绝缘层，位于半导体基底的上表面上；第二绝缘层，位于半导体基底的下表面上，其中第二绝缘层的材料不同于第一绝缘层；以及接合结构，设置于半导体基底的下表面上。
芯片封装及其形成方法

[发明专利]芯片封装体及其形成方法-CN201010144433.6有效
发明人： 彭宝庆;黄俊龙 -专利权人：精材科技股份有限公司
申请日： 2010-03-22 - 公布日： 2011-03-16 - 主分类号： H01L25/00 文献下载
摘要：本发明提供一种芯片封装体及其形成方法，该芯片封装体包括基底；凹槽，自基底的上表面向下延伸；金属层，位于基底之上，且顺应性覆盖于此凹槽的侧壁与底部上；芯片，具有上表面，设置于凹槽中的金属层上，此芯片的上表面不低于凹槽外的金属层的上表面；以及保护层，覆盖于芯片之上。
芯片封装及其形成方法

[发明专利]功率金属氧化物半导体场效应晶体管封装体-CN201010154381.0有效
发明人： 彭宝庆;温英男;张恕铭;倪庆羽;谢昀叡;陈伟铭;蔡佳伦;郑家明 -专利权人：精材科技股份有限公司
申请日： 2010-04-21 - 公布日： 2010-11-17 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种功率金属氧化物半导体场效应晶体管封装体，包括：半导体基底，具有第一表面及相反的第二表面，导电型为第一导电型，且半导体基底形成漏极区；掺杂区，自第一表面向下延伸，导电型为第二导电型；源极区，位于掺杂区中，导电型为第一导电型；栅极，形成于第一表面上或埋于该第一表面内，且与半导体基底之间隔有栅极介电层；第一导电结构，位于半导体基底之上，具有第一端点，且与漏极区电性连接；第二导电结构，位于半导体基底之上，具有第二端点，且与源极区电性连接；第三导电结构，位于半导体基底之上，具有第三端点，且与栅极电性连接，其中第一端点、第二端点及第三端点大抵共平面。
功率金属氧化物半导体场效应晶体管封装

[发明专利]半导体结构及其形成方法-CN200710089514.9有效
发明人：徐祖望;柯志欣;谢志宏;彭宝庆;章勋明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-03-27 - 公布日： 2007-10-03 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一种半导体结构及其形成方法，特别涉及一种半导体结构，包括：一基底，一第一MOS元件位于该基底的第一区域之上，其中第一MOS元件包括一第一间隙壁衬层。该半导体结构更包括一第二MOS元件位于该第二区域，其中第二MOS元件包括一第二间隙壁衬层。一具有第一厚度的第一应力膜形成在第一MOS元件上，且直接形成在该第一间隙壁衬层之上。一具有第二厚度第二应力膜形成在第二MOS元件之上，且直接形成在该第二间隙壁衬层之上。该第一及该第二应力膜可为不同材料。本发明所述的半导体结构及其形成方法，随着间隙壁移除，相邻两MOS元件间间隙的深宽比减小，因此接触窗蚀刻停止层能提供足够的应力至MOS元件的沟道区域。
半导体结构及其形成方法

[发明专利]在制程中测量低介电常数的薄膜性质-CN200610066511.9无效
发明人：蔡嘉祥;徐鹏富;彭宝庆;徐祖望;谢志宏;苏怡年;陶宏远 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-03-28 - 公布日： 2006-10-18 - 主分类号： H01L21/66 文献下载
摘要：一种决定制造基板上低介电常数薄膜的介电系数的方法与系统。此方法包含用椭圆仪测量介电常数的电子组成，用红外光谱仪测量介电常数的离子组成，用微波光谱仪测量整体介电常数，推导出介电常数的偶极组成。此测量方法为非接触式。该系统包含：一椭圆仪用来测量该低介电常数薄膜的该介电常数的一电子组成和产生一测量电子组成；一红外光谱仪用来测量该低介电常数薄膜的该介电常数的一离子组成和产生一测量离子组成；一微波光谱仪用来测量该低介电常数薄膜的一整体介电常数和产生一测量的整体介电常数；一装置利用该测量的电子组成、该测量的离子组成和该测量的整体介电常数用来推导该介电常数的一偶极组成。
制程中测量介电常数薄膜性质

[发明专利]半导体晶片的半导体结构及其形成方法-CN200510128422.8有效
发明人：陈豪育;徐祖望;彭宝庆;杨富量 -专利权人：中国台湾积体电路制造股份有限公司
申请日： 2005-11-24 - 公布日： 2006-07-05 - 主分类号： H01L23/522 文献下载
摘要：本发明提供一种半导体晶片的半导体结构及其形成方法，具体涉及一种形成双栅极结构的方法，在一第一基底上形成一厚度小于30nm的埋层绝缘层；在埋层绝缘层上形成一第二基底；在第二基底上形成一垫层；在垫层上形成一遮罩层；形成一第一沟槽，延伸穿过垫层、第二基底、埋层绝缘层至第一基底中；以一绝缘材料将第一沟槽填满；以一导电材料将绝缘材料中的第二沟槽填满；在第二基底上形成一MOS晶体管。在埋层绝缘层下形成一底部栅极，且自对准于形成在第二基底上的顶部栅极。
半导体晶片结构及其形成方法

[实用新型]半导体基材结构-CN200420059037.3无效
发明人：万文恺;林义雄;雷明达;彭宝庆;林正忠;林佳惠;刘埃森 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-05-17 - 公布日： 2006-04-05 - 主分类号： H01L23/52 文献下载
摘要：一种半导体基材结构，此半导体基材包含了具有导电区域与非导电区域的基材，其中导电区域为铜导线所构成，且由电镀制程所形成。一合金层，形成于这些导电区域中，且该合金层由钴金属薄膜与铜金属薄膜经热处理制程所形成。
半导体基材结构

[实用新型]半导体结构-CN200420089324.9无效
发明人：黄桂武;刘埃森;彭宝庆;雷明达;万文恺;林正忠;林义雄;林佳惠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-08-31 - 公布日： 2005-10-12 - 主分类号： H01L23/52 文献下载
摘要：一种半导体结构，其在导体区完成后，利用例如选择性反应(Selective Reaction)、等离子体表面处理(PlasmaSurface treatment)或离子植入(Ion Implanation)等方式来钝化(Passivate)导体区间的绝缘区表面，借以防止导体区的原子沿绝缘区表面扩散至绝缘区中。
半导体结构

[实用新型]具有高介电常数介电层的栅极结构-CN200420050503.1无效
发明人：邱显光;彭宝庆;陶宏远 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-04-27 - 公布日： 2005-07-27 - 主分类号： H01L29/78 文献下载
摘要：本实用新型提供一种具有高介电常数介电层的栅极结构。该栅极结构包括一半导体基底，该基底实质上无凹进(recess)或离子造成损伤(damage)，一具有高介电常数的栅极介电层，形成于该基底表面，以及一栅极，形成于该栅极介电层表面。其中该具有高介电常数的栅极介电层是利用干蚀刻法蚀刻部分该具有高介电常数的栅极介电层，然后利用湿蚀刻法蚀刻剩余部分该具有高介电常数的栅极介电层而形成。
具有介电常数介电层栅极结构

[发明专利]形成多种宽度间隙壁的方法-CN200310101949.2有效
发明人：雷明达;林义雄;刘埃森;林正忠;彭宝庆;林佳惠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2003-10-17 - 公布日： 2005-04-27 - 主分类号： H01L21/00 文献下载
摘要：一种形成多种宽度或形状的间隙壁的方法包括下列步骤。首先，提供一个基材，其上具有多个分布不同区域的结构，且这些结构需要在侧面形成间隙壁。然后，在此基材上形成多层具有不同蚀刻比的介电层。接着，依据间隙壁的规格需求，进行至少一次的微影蚀刻作业。此微影蚀刻作业包括形成图案化光阻以曝露一部分区域，对此曝露区域进行选择性蚀刻，以及在蚀刻后移除光阻。藉由不同区域的介电层受到不同的选择性蚀刻，以在不同区域产生形状或层数不同的介电层物质，而利用这些介电层物质便可组成不同宽度的间隙壁。
形成多种宽度间隙方法

[发明专利]具有高介电常数介电层的栅极结构及其制作方法-CN200310117145.1有效
发明人：邱显光;彭宝庆;陶宏远 -专利权人：台湾积体电路制造股份有限公司
申请日： 2003-12-02 - 公布日： 2005-02-09 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种具有高介电常数介电层的栅极结构及其制作方法。包括下列步骤：提供一半导体基底，于上述半导体基底上形成一具有高介电常数的栅极介电层。形成一栅极导电层于介电层上。于上述栅极导电层上形成一图案化罩幕，以干蚀刻法蚀刻栅极导电层及部分具有高介电常数的栅极介电层，再利用湿蚀刻法蚀刻剩余部分具有高介电常数的栅极介电层，以形成一具有高介电常数栅极介电层的栅极结构。
具有介电常数介电层栅极结构及其制作方法

1
2
下一页»
尾页
共 23 条