“徐祖望”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]一种多栅极场效应晶体管元件及其制造方法-CN200810135549.6有效
发明人： 徐祖望;谢志宏;陶宏远;张长昀;钟堂轩;吕昇达 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-02-14 - 公布日： 2009-01-28 - 主分类号： H01L21/8234 文献下载
摘要：本发明是有关于一种用于形成可达6个场效应晶体管元件的多栅极区域场效应晶体管元件及其形成方法，该元件包括：一包括半导体材料的多鳍状结构，设置在基材之上；该多鳍状结构包括实质平行间隔分开的侧壁部分，每一侧壁部分包括主要内、外表面与上表面；其中每一表面包括一表面用以形成一场效应晶体管于其上。本发明包括多栅极区域的先进CMOSFET元件结构，其具有改进的元件速度与性能以适用于形成先进的集成电路元件。
一种栅极场效应晶体管元件及其制造方法

[发明专利]鳍式场效应晶体管及其形成方法-CN200710154750.4有效
发明人： 徐祖望;丁致远;钟堂轩;苏怡年;蔡嘉祥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-09-13 - 公布日： 2008-11-12 - 主分类号： H01L21/308 文献下载
摘要：本发明提供一种鳍式场效应晶体管及其形成方法，此鳍式场效应晶体管包括：半导体衬底，具有鳍状物结构，介于包含顶部与底部的两个沟槽之间；浅沟槽隔离物，形成于该沟槽的底部；栅极电极，位于该鳍状物结构以及该浅沟槽隔离物的上方，其中该栅极电极大体上垂直于该鳍状物结构；栅极介电层，沿着该鳍状物结构的侧壁形成；以及源极/漏极掺杂区域，形成于该鳍状物结构之中。本发明可降低鳍式场效应晶体管的高低起伏并且可改善制造流程的整合度。
场效应晶体管及其形成方法

[发明专利]于低介电系数介电层上形成孔洞的方法-CN200710106933.9有效
发明人：蔡嘉祥;谢志宏;徐祖望;陈德芳;林家慧;章勋明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-05-09 - 公布日： 2008-03-26 - 主分类号： H01L21/311 文献下载
摘要：本发明是关于一种利用多晶硅罩幕，而非习知技术所使用的金属硬罩幕，在一低介电系数介电层上形成一孔洞的方法。一多晶硅硬罩幕被形成于一低介电系数介电层之上，以及一光阻层被形成于此多晶硅硬罩幕层之上。使用一气体电浆图刻光阻层并蚀刻多晶硅硬罩幕以制造低介电系数介电层的暴露部分。在蚀刻低介电系数介电层之前会先将光阻层移除，以免破坏低介电系数介电层。
低介电系数介电层上形成孔洞方法

[发明专利]半导体结构及其形成方法-CN200710089514.9有效
发明人： 徐祖望;柯志欣;谢志宏;彭宝庆;章勋明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-03-27 - 公布日： 2007-10-03 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一种半导体结构及其形成方法，特别涉及一种半导体结构，包括：一基底，一第一MOS元件位于该基底的第一区域之上，其中第一MOS元件包括一第一间隙壁衬层。该半导体结构更包括一第二MOS元件位于该第二区域，其中第二MOS元件包括一第二间隙壁衬层。一具有第一厚度的第一应力膜形成在第一MOS元件上，且直接形成在该第一间隙壁衬层之上。一具有第二厚度第二应力膜形成在第二MOS元件之上，且直接形成在该第二间隙壁衬层之上。该第一及该第二应力膜可为不同材料。本发明所述的半导体结构及其形成方法，随着间隙壁移除，相邻两MOS元件间间隙的深宽比减小，因此接触窗蚀刻停止层能提供足够的应力至MOS元件的沟道区域。
半导体结构及其形成方法

[发明专利]单一电晶体型和巨集电晶体型的半导体装置的制造方法与结构-CN200610140004.5无效
发明人：吕昇达;陈宏玮;张长昀;钟堂轩;徐祖望 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-10-08 - 公布日： 2007-04-11 - 主分类号： H01L27/02 文献下载
摘要：本发明是有关一种单一电晶体型和巨集电晶体型的半导体装置的制造方法与结构，是一种单一电晶体(1T－RAM)型的随机存取记忆位元晶单元和其制造方法。其是提供一种MIM(Metal－Insulator－Metal；金属/绝缘体/金属)电容结构；及在包含有1T－RAM位元晶单元的finFET电晶体(鳍式场效电晶体)的整合集成制程中，制造MIM电容结构的方法。此finFET电晶体和MIM电容是形成于记忆体区，并揭示非对称制程。1T－RAM记忆晶单元和其他电晶体可结合成巨集(Macro)晶单元，而多个巨集晶单元可形成集成电路。MIM电容可包含奈米粒子或奈米结构，以有效增加电容量。FinFET电晶体可形成于绝缘体上，而MIM电容可形成于基材的层间绝缘层中。此制造上述结构的制程可利于使用习知光罩。
单一电晶体巨集半导体装置制造方法结构

[发明专利]在制程中测量低介电常数的薄膜性质-CN200610066511.9无效
发明人：蔡嘉祥;徐鹏富;彭宝庆;徐祖望;谢志宏;苏怡年;陶宏远 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-03-28 - 公布日： 2006-10-18 - 主分类号： H01L21/66 文献下载
摘要：一种决定制造基板上低介电常数薄膜的介电系数的方法与系统。此方法包含用椭圆仪测量介电常数的电子组成，用红外光谱仪测量介电常数的离子组成，用微波光谱仪测量整体介电常数，推导出介电常数的偶极组成。此测量方法为非接触式。该系统包含：一椭圆仪用来测量该低介电常数薄膜的该介电常数的一电子组成和产生一测量电子组成；一红外光谱仪用来测量该低介电常数薄膜的该介电常数的一离子组成和产生一测量离子组成；一微波光谱仪用来测量该低介电常数薄膜的一整体介电常数和产生一测量的整体介电常数；一装置利用该测量的电子组成、该测量的离子组成和该测量的整体介电常数用来推导该介电常数的一偶极组成。
制程中测量介电常数薄膜性质

[发明专利]多闸极场效应晶体管结构-CN200610003776.4有效
发明人： 徐祖望;谢志宏;陶宏远;张长昀;钟堂轩;吕昇达 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-02-14 - 公布日： 2006-09-06 - 主分类号： H01L27/088 文献下载
摘要：本发明是有关于一种用于形成可达6个场效应晶体管元件的多闸极区域场效应晶体管元件及其形成方法，该元件包括：一包括半导体材料的多鳍状结构，设置在基材之上；该多鳍状结构包括实质平行间隔分开的侧壁部分，每一侧壁部分包括主要内、外表面与上表面；其中每一表面包括一表面用以形成一场效应晶体管于其上。本发明包括多闸极区域的先进CMOS FET元件结构，其具有改进的元件速度与性能以适用于形成先进的集成电路元件。
多闸极场效应晶体管结构

[实用新型]半导体元件-CN200420115915.9无效
发明人：陈建豪;陈佳麟;李资良;陈世昌;徐祖望 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-11-26 - 公布日： 2006-08-09 - 主分类号： H01L29/78 文献下载
摘要：本实用新型提供一种半导体元件。该半导体元件包括：基底；位于该基底上的栅极；源极与漏极形成在栅极两侧的基底中；以及具有第一层与第二层的薄间隙壁形成于栅极侧壁，其中第一层与第二层具有在使用相同刻蚀剂时具有相当的刻蚀速率，这里相当的刻蚀速率表示该两刻蚀速率的差距在±10％之间，且其至少为每分钟10埃。本实用新型提供的半导体元件，其间隙壁的厚度既能保持接触刻蚀停止层的作用，又能有效控制短沟道效应。
半导体元件

[发明专利]半导体晶片的半导体结构及其形成方法-CN200510128422.8有效
发明人：陈豪育;徐祖望;彭宝庆;杨富量 -专利权人：中国台湾积体电路制造股份有限公司
申请日： 2005-11-24 - 公布日： 2006-07-05 - 主分类号： H01L23/522 文献下载
摘要：本发明提供一种半导体晶片的半导体结构及其形成方法，具体涉及一种形成双栅极结构的方法，在一第一基底上形成一厚度小于30nm的埋层绝缘层；在埋层绝缘层上形成一第二基底；在第二基底上形成一垫层；在垫层上形成一遮罩层；形成一第一沟槽，延伸穿过垫层、第二基底、埋层绝缘层至第一基底中；以一绝缘材料将第一沟槽填满；以一导电材料将绝缘材料中的第二沟槽填满；在第二基底上形成一MOS晶体管。在埋层绝缘层下形成一底部栅极，且自对准于形成在第二基底上的顶部栅极。
半导体晶片结构及其形成方法

[发明专利]改善元件效能的几何最佳化间隙壁-CN200510090004.4无效
发明人：陶宏远;徐祖望;梁孟松 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-08-09 - 公布日： 2006-07-05 - 主分类号： H01L29/78 文献下载
摘要：本发明是有关于一种改善元件效能的几何最佳化间隙壁，一种具有梯形间隙壁的互补金属氧化物半导体元件及其制造方法，制造方法具有改良的关键尺寸控制方法与改良的自动对准硅化金属制程，此互补金属氧化物半导体元件包括一半导体基板；一闸极结构至少包括位于半导体基板上的一闸介电层及位于此闸介电层上的一闸极；一梯形间隙壁邻接于闸极结构的两侧，此梯形间隙壁邻接此闸极的一内缘处具有一最大高度，最大高度低于闸极的上方部分以暴露出闸极侧壁部分。本发明的制造方法具有改良的关键尺寸控制及改良的自动对准硅化金属。
改善元件效能几何最佳间隙

[发明专利]半导体元件及其制造方法-CN200510093507.7有效
发明人： 徐祖望;蔡明桓;陈建豪;黄怡君 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-08-26 - 公布日： 2006-05-10 - 主分类号： H01L21/8238 文献下载
摘要：本发明是有关于一种利用牺牲应力层来制作半导体元件的整合型高阶方法，其中牺牲应力层是作为薄膜叠层的一部份，可使形成于元件的金属硅化物具有空间选择性。将元件的低电阻部分，包含NMOS晶体管与PMOS晶体管，予以金属硅化。应力膜可以是拉伸氮化膜或是压缩氮化膜。在硅化金属形成的制程前，进行回火制程。在回火制程期间，应力氮化膜可以优先地留在NMOS晶体管或是PMOS晶体管上，但并非同时留在两者上，藉以较佳化元件的性能。在回火制程期间，拉伸氮化膜留在NMOS晶体管但并不留在PMOS晶体管上，压缩氮化膜则是留在PMOS晶体管但并不留在NMOS晶体管上。
半导体元件及其制造方法

[发明专利]具有阻隔保护层的基板及形成阻隔保护层于基板上的方法-CN200510082817.9有效
发明人：陈建豪;徐祖望;陈佳麟;李资良;陈世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-07-08 - 公布日： 2006-02-01 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种具有阻隔保护层的基板以及形成阻隔保护层于基板上的方法，其中该方法包括：于半导体基板上形成一隔离结构，沉积一原生氮化层于半导体基板上，该氮化层对隔离结构具有一实质的蚀刻选择比。接着，形成一光致抗蚀剂掩膜以部分覆盖原生氮化层。以不实质损害隔离结构的方法，湿蚀刻未被光致抗蚀剂掩膜覆盖的原生氮化层，以使覆盖有掩膜的原生氮化层形成一阻隔保护层。本发明有效解决现有技术利用氧化层作为阻隔保护层因蚀刻选择性低，而造成间隔内衬层底切以及浅沟槽隔离受损产生凹坑缺陷的问题。并解决现有技术利用氧化层以及氮化层的复合层作为阻隔保护层无法完全移除氮化层以及制程复杂低产率等问题。
具有阻隔保护层形成基板上方法

[发明专利]半导体元件与其形成方法-CN200410096065.7有效
发明人：陈建豪;陈佳麟;李资良;陈世昌;徐祖望 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-11-26 - 公布日： 2005-11-09 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体元件与其形成方法。该半导体元件包括：基底；位于该基底上的栅极；源极与漏极形成在栅极两侧的基底中；以及具有第一层与第二层的薄间隙壁形成于栅极侧壁，其中第一层与第二层具有在使用相同刻蚀剂时具有相当的刻蚀速率，这里相当的刻蚀速率表示该两刻蚀速率的差距在±10％之间，且其至少为每分钟10埃。本发明提供的半导体元件，其间隙壁的厚度既能保持接触刻蚀停止层的作用，又能有效控制短沟道效应。
半导体元件与其形成方法

[发明专利]栅极接触窗的形成方法-CN03148625.8有效
发明人：徐鹏富;蔡明桓;彭宝庆;徐祖望;邱远鸿 -专利权人：台湾积体电路制造股份有限公司
申请日： 2003-06-23 - 公布日： 2004-07-14 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种栅极接触窗的形成方法，首先，提供一半导体基底，半导体基底上形成有一多晶硅栅极，多晶硅栅极上形成有一金属硅化物层，且金属硅化物层及半导体基底表面上顺应性形成有一停止层；接着，依序在半导体基底上形成一介电层及一具有开口的图案化罩幕层，开口位于介电层表面上与多晶硅栅极对应处，并以图案化罩幕层为罩幕对介电层进行一蚀刻步骤至露出停止层的表面为止，以在介电层形成一接触窗；然后，以具有含氢气体的反应气体对停止层进行一干蚀刻步骤，且于干蚀刻步骤中自然在金属硅化物层表面形成保护层，干蚀刻步骤停止于该保护层。
栅极接触形成方法

[发明专利]制作接触孔于硅化镍层上方的方法-CN02152212.X有效
发明人：吴启明;王美匀;张志维;谢静华;眭晓林;傅竹韵;徐祖望;蔡明桓;邱远鸿 -专利权人：台湾积体电路制造股份有限公司
申请日： 2002-11-19 - 公布日： 2004-06-02 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种制作接触孔于硅化镍层上方的方法，其特征是利用物理性蚀刻以克服公知工序中高活性的硅化镍层与蚀刻剂发生反应的问题。方法一，不一次完全去除蚀刻终止层，而残留一厚度极薄的蚀刻终止层，以物理性蚀刻方式去除残留蚀刻终止层，蚀刻气体便不会与硅化镍层发生反应。方法二，新引用一蚀刻缓冲层于蚀刻终止层与硅化镍层之间，再利用物理性蚀刻方式去除蚀刻缓冲层，同样地，蚀刻气体便不会与硅化镍层发生反应。
制作接触硅化镍层上方方法

1
共 15 条