“H01L27/092”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1250个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置制造方法-CN201810390786.0有效
发明人：松本光市 -专利权人：索尼公司
申请日： 2011-10-21 - 公布日： 2022-09-16 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了半导体装置和半导体装置制造方法。所述半导体装置包括第一导电型晶体管和第二导电型晶体管，所述第一导电型晶体管和所述第二导电型晶体管每一者均包括：形成在基体上的栅极绝缘膜；形成在所述栅极绝缘膜上的金属栅极电极；以及形成在所述金属栅极电极的侧壁处的侧壁间隔部。其中，所述栅极绝缘膜由高介电常数材料制成；并且在所述第一导电型晶体管和所述第二导电型晶体管任意一者中在所述金属栅极电极的侧壁与所述侧壁间隔部的内壁之间形成有偏移间隔部，或者在所述第一导电型晶体管和所述第二导电型晶体管中形成有不同厚度的偏移间隔部。本发明可以提供具有微细结构并能够使栅极长度最优化的半导体装置。
半导体装置制造方法

[发明专利]一种半导体器件及其制作方法-CN202210701263.X有效
发明人：陈维邦;吴志楠;郑志成 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-06-21 - 公布日： 2022-09-16 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种半导体器件及其制作方法，所述半导体器件包括：衬底，且所述衬底包括第一区域和第二区域；浅沟槽隔离结构，设置在所述第一区域和所述第二区域上，且所述浅沟槽隔离结构低于所述衬底表面，形成开口；介质层，设置在所述开口内和所述衬底上，且所述介质层在所述第二区域的高度大于在所述第一区域的高度；栅极，设置在所述介质层上；源极，设置在所述衬底上，且所述源极位于所述栅极一侧；以及漏极，设置在所述衬底上，且所述漏极位于所述栅极的另一侧。通过本发明提供的一种半导体器件及其制作方法，可提高半导体器件的综合性能。
一种半导体器件及其制作方法

[发明专利]半导体结构及其形成方法-CN202110255338.1在审
发明人：陈建;肖杏宇;纪世良;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-03-09 - 公布日： 2022-09-13 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底以及凸立于衬底的鳍部，衬底上形成有横跨鳍部的栅极结构，鳍部沿第一方向延伸，栅极结构沿第二方向延伸；在栅极结构中待切断的位置处，在栅极结构中形成隔断开口，隔断开口在第一方向上将栅极结构进行分割；对栅极结构进行第一刻蚀，刻蚀部分厚度的栅极结构，形成第一开口；沿第一开口对栅极结构进行第二刻蚀，刻蚀剩余厚度的栅极结构，形成第二开口，且第二刻蚀在第二方向上的横向刻蚀量大于第一刻蚀在第二方向上的横向刻蚀量；在隔断开口中形成隔断结构。隔断开口位于栅极结构底部位置的开口尺寸扩大，则有利于降低隔断开口位于栅极结构底部位置处具有栅极结构的残留物的概率。
半导体结构及其形成方法

[发明专利]基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法-CN202210712707.X在审
发明人：许晟瑞;刘旭;贠博祥;张涛;张雅超;薛军帅;王心颢;卢灏;徐爽;高源;张进成;郝跃 -专利权人：西安电子科技大学
申请日： 2022-06-22 - 公布日： 2022-09-09 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种基于GaN/YAlN/GaN异质结的CMOS器件及其制造方法，主要解决现有GaN基CMOS载流子浓度和迁移率低的问题。其自下而上包括：衬底、缓冲层、GaN n型沟道层、YAlN势垒层、GaN p型沟道层、p‑GaN层、绝缘栅介质层，中间设有深度至n型沟道层中部的隔离槽；隔离槽右侧的p‑GaN层上设有右栅电极，且YAlN势垒层两端设有右源、漏电极，形成n型场效应管；隔离槽左侧的绝缘栅介质层上设有左栅电极，其p‑GaN层两端设有左源、漏电极，形成p型场效应管，这两个场效应管互联。本发明能提升CMOS器件载流子浓度和迁移率，提高器件工作频率和输出功率，可用于全GaN功率系统。
基于 gan yaln 异质结 cmos 器件及其制造方法

[发明专利]CMOS抗闩锁效应结构-CN202210713440.6在审
发明人：庚润;田志;姬峰 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-06-22 - 公布日： 2022-09-09 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种CMOS抗闩锁效应结构，NMOS和PMOS分别形成于高压P阱和高压N阱中。在高压P阱的周侧形成有N阱隔离圈，N阱隔离圈用于从P型半导体衬底隔离NMOS。在N阱隔离圈和高压N阱之间间隔有P阱。PMOS的P+源区、高压N阱、P阱和N阱隔离圈之间形成寄生SCR。在N阱隔离圈的顶部表面形成有肖特基二极管。肖特基二极管的金属电极接地。寄生SCR开启时产生闩锁效应，且寄生SCR开启时肖特基二极管会被反向击穿，寄生SCR开启时的维持电压会叠加肖特基二极管的反向击穿电压，从而能提升寄生SCR开启时的维持电压并从而提高CMOS电路的抗闩锁效应能力。
cmos 抗闩锁效应结构

[发明专利]用于GAA器件的沟道结构以及制备方法-CN202210751556.9在审
发明人：陈鲲;杨静雯;徐敏;王晨;张卫;徐赛生;吴春蕾 -专利权人：上海集成电路制造创新中心有限公司;复旦大学
申请日： 2022-06-29 - 公布日： 2022-09-06 - 主分类号： H01L27/092 文献下载
摘要：本发明提供了一种用于GAA器件的沟道结构，包括：衬底；形成于所述衬底上的第一区域的第一应力结构层；以及沟道叠层；所述沟道叠层形成于所述第一应力结构层和所述衬底的第二区域上；其中，所述第一区域为用于形成NMOS器件的区域，所述第二区域为用于形成PMOS器件的区域；所述第一应力结构层用于提供第一区域的所述沟道叠层所需的应力。解决了NMOS器件的区域的源区和漏区难以提供沟道叠层所需的高应力的问题，实现了NMOS器件的区域的应力提供的成功率提高的效果。
用于 gaa 器件沟道结构以及制备方法

[发明专利]纳米结构场效晶体管与其形成的方法-CN202110749302.9在审
发明人：林衍廷;李彦儒;苏建彰;金志昀;李健玮;蔡邦彦;李啟弘;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-02 - 公布日： 2022-08-30 - 主分类号： H01L27/092 文献下载
摘要：一种纳米结构场效晶体管与其形成的方法，纳米结构场效晶体管包括具有鳍部的基材、隔离区域在基材上并沿鳍部的相异侧、纳米结构在鳍部上、磊晶源极/漏极区相邻于纳米结构、及栅极电极在纳米结构上。磊晶源极/漏极区包括第一半导体材料部分，每个第一半导体材料部分接触至少一个纳米结构的端点，第一半导体材料部分彼此隔开，第一半导体材料部分具有第一掺杂浓度的第一导电型掺杂剂。磊晶源极/漏极区包括第二半导体材料层，第二半导体材料层具有第二掺杂浓度的第一导电型掺杂剂，第二掺杂浓度大于第一掺杂浓度，第二半导体材料层包括覆盖每个第一半导体材料部分的单层。
纳米结构晶体管与其形成方法

[发明专利]集成电路、互补式金属氧化物半导体装置及其制造方法-CN202110757158.3在审
发明人：程仲良;陈盈薰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-05 - 公布日： 2022-08-30 - 主分类号： H01L27/092 文献下载
摘要：一种集成电路、互补式金属氧化物半导体装置及其制造方法，互补式金属氧化物半导体(CMOS)装置及其制造方法包括形成在第一衬底上的第一类型的晶体管及形成在第二衬底上的第二类型的晶体管。当第一衬底接合至第二衬底时，形成CMOS装置。
集成电路互补金属氧化物半导体装置及其制造方法

[发明专利]半导体元件及其制造方法-CN202110756401.X在审
发明人：摩尔·沙哈吉·B;叶忠宪;马志宇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-05 - 公布日： 2022-08-30 - 主分类号： H01L27/092 文献下载
摘要：一种半导体元件及其制造方法，本揭示内容的多个实施方式提供自两个或更多的鳍式结构中形成合并的源极/漏极特征的方法。根据本揭示内容的合并的源极/漏极特征具有合并部分，合并部分相对于源极/漏极特征的总高度，具有提升的高度百分比。提升的高度百分比，提供源极/漏极触点特征提升的着陆范围，因此，降低源极/漏极特征以及源极/漏极触点特征之间的连接阻抗。在一些实施方式中，合并的源极/漏极特征包括在合并部分内形成的一或多个孔隙。
半导体元件及其制造方法

[发明专利]纳米片场效应晶体管器件及其形成方法-CN202110861984.2在审
发明人：李欣怡;张文;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-29 - 公布日： 2022-08-30 - 主分类号： H01L27/092 文献下载
摘要：本申请涉及纳米片场效应晶体管器件及其形成方法。一种半导体器件，包括：鳍，突出得高于衬底；源极/漏极区域，位于鳍之上；纳米片，位于源极/漏极区域之间；以及栅极结构，位于鳍之上并且在源极/漏极区域之间，该栅极结构包括：栅极电介质材料，位于纳米片中的每个纳米片的周围；功函数材料，位于栅极电介质材料的周围；衬里材料，位于功函数材料的周围，其中，衬里材料具有不均匀的厚度并且在纳米片之间的第一位置处比在沿着纳米片的侧壁的第二位置处更厚；以及栅极电极材料，位于衬里材料的至少一些部分的周围。
纳米场效应晶体管器件及其形成方法

[发明专利]具有U形沟道的半导体装置及包括其的电子设备-CN201911254752.X有效
发明人：朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2019-12-06 - 公布日： 2022-08-30 - 主分类号： H01L27/092 文献下载
摘要：公开了一种具有U形沟道的半导体装置及包括这种半导体装置的电子设备。根据实施例，半导体装置包括在衬底上彼此相对的第一器件和第二器件。第一器件和第二器件各自包括：衬底上竖直延伸且在平面图中呈U形的沟道部；分处于沟道部上下两端且沿着U形沟道部的源/漏部；以及在所述U形的内侧与沟道部交迭的栅堆叠。第一器件的U形的开口和第二器件的U形的开口彼此相对。第一器件的栅堆叠的至少靠近沟道部的部分与第二器件的栅堆叠的至少靠近沟道部的部分实质上共面。
具有沟道半导体装置包括电子设备

[发明专利]可用于单片集成的金刚石基CMOS逻辑电路及制备方法-CN202210297544.3在审
发明人：李柳暗;付诗洋;王启亮;成绍恒 -专利权人：吉林大学
申请日： 2022-03-24 - 公布日： 2022-08-23 - 主分类号： H01L27/092 文献下载
摘要：本发明的可用于单片集成的金刚石基CMOS逻辑电路及制备方法属于半导体单片集成电路技术领域，其结构由下往上依次包括衬底(1)、金刚石外延层(2)、氢终端二维空穴气(3)、绝缘介质层(4)、半导体层和欧姆接触电极；制备方法包括在衬底上生长金刚石外延层、刻蚀形成凹槽结构、形成氢终端二维空穴气等步骤。本发明工艺简单，利用氢终端金刚石表面的二维空穴气作为栅电极可以有效缩短晶体管栅极长度，并且利用p、n型半导体形成CMOS结构，有利于后续单片集成。
用于单片集成金刚石 cmos 逻辑电路制备方法

[发明专利]制造半导体器件的方法和半导体器件-CN201910584958.2有效
发明人：江宏礼;陈奕升;陈自强 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-01 - 公布日： 2022-08-23 - 主分类号： H01L27/092 文献下载
摘要：本发明的实施例提供了半导体器件及其形成方法。半导体器件包括在第一方向上延伸并且设置在半导体衬底的第一区域上方的第一多个堆叠纳米线结构。第一多个堆叠纳米线结构的每个纳米线结构均包括在基本垂直于第一方向的第二方向上布置的多条纳米线。纳米线堆叠绝缘层位于衬底和第一多个堆叠纳米线结构的每个纳米线结构的最靠近衬底的纳米线之间。至少一个第二堆叠纳米线结构设置在半导体衬底的第二区域上方，并且浅沟槽隔离层位于半导体衬底的第一区域和第二区域之间。
制造半导体器件方法

[发明专利]半导体结构、集成电路及形成半导体结构的方法-CN202110895103.9在审
发明人：赖韦安;彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-04 - 公布日： 2022-08-19 - 主分类号： H01L27/092 文献下载
摘要：公开用于产生高密度布线电路的物理布局的装置及方法。示例性半导体结构包括：栅极结构；多条第一金属线，形成在位于栅极结构下方的第一介电层中；至少一个第一通孔，形成在位于栅极结构与第一介电层之间的第二介电层中；多条第二金属线，形成在位于栅极结构之上的第三介电层中；以及至少一个第二通孔，形成在位于栅极结构与第三介电层之间的第四介电层中。至少一个第一通孔中的每一者电连接到栅极结构及多条第一金属线中的对应的一条第一金属线。至少一个第二通孔中的每一者电连接到栅极结构及多条第二金属线中的对应的一条第二金属线。
半导体结构集成电路形成方法

[发明专利]半导体装置与其制造方法-CN202110805987.4在审
发明人：邱德馨;彭士玮;沈孟弘;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-16 - 公布日： 2022-08-19 - 主分类号： H01L27/092 文献下载
摘要：一种半导体装置与其制造方法，在部分实施例中，一种制造半导体装置的方法包含在第一介电质材料的第一区域中形成凹槽，此第一介电质材料至少部分地嵌入半导体区域中，此凹槽具有第一表面部分，此第一表面部分由一部份的第一介电质材料在第一方向上与半导体区域间隔开一定距离；在凹槽中沉积第二介电质材料，以形成与第一表面部分成倾斜角定向的第二表面部分；并在凹槽中沉积导电材料。在部分实施例中，此方法进一步包含将半导体区域部分地暴露在第一介电质材料的第二凹槽中，并且在第二凹槽中的第一介电质材料上而不是在半导体区域上选择性地沉积第二介电质材料。
半导体装置与其制造方法