“林威呈”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果78个，建议您升级VIP下载更多相关专利

[发明专利]集成电路及其形成方法-CN202110407791.X有效
发明人：彭士玮;林威呈;庄正吉;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-15 - 公布日： 2023-07-21 - 主分类号： H01L27/088 文献下载
摘要：集成电路包括具有前侧和背侧的条结构。栅极结构位于条结构的前侧上。该集成电路包括位于条结构的前侧之上的多个沟道层，其中多个沟道层中的每个包围在栅极结构内。隔离结构围绕条结构。集成电路包括位于隔离结构中的背侧通孔。外延结构位于条结构的前侧上。集成电路包括位于外延结构上方的接触件。接触件具有位于外延结构的第一侧上的第一部分。接触件的第一部分延伸至隔离结构中并且接触背侧通孔。该集成电路包括位于条结构的背侧上并且接触背侧通孔的背侧电源轨。本发明的实施例还涉及集成电路的形成方法。
集成电路及其形成方法

[发明专利]半导体器件及其形成方法-CN202310266296.0在审
发明人：黄瑞乾;廖思雅;王振印;林威呈;曾威程 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-20 - 公布日： 2023-07-14 - 主分类号： H01L27/092 文献下载
摘要：公开了具有隔离结构的半导体器件及其制造方法。半导体器件包括第一FET和第二FET、隔离结构以及导电结构。第一FET包括第一鳍结构、设置在第一鳍结构上的第一栅极结构阵列以及设置在第一鳍结构上的第一S/D区域阵列。第二FET包括第二鳍结构、设置在第二鳍结构上的第二栅极结构阵列以及设置在第二鳍结构上的第二S/D区域阵列。隔离结构包括设置在第一FET和第二FET之间并且与第一栅极结构阵列和第二栅极结构阵列物理接触的填充部分和衬垫部分。导电结构设置在衬垫部分中并且电耦合至第二S/D区域阵列的S/D区域。本申请的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]半导体器件及其制造方法-CN202310015553.3在审
发明人：彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-01-04 - 公布日： 2023-06-23 - 主分类号： H01L23/544 文献下载
摘要：本公开提供了一种半导体器件及其制造方法。该半导体器件包括：第一单元、介电层和通道结构。第一单元具有输出端子。介电层设置在第一单元上。通道结构设置在介电层中。通道结构包括第一导电结构、第一导电层和第二导电结构。第一导电层电连接到单元的输出端子。第一导电层设置在第一导电结构上并电连接到第一导电结构。第二导电结构设置在第一导电层上并电连接到第一导电层。第二导电结构具有掩埋在介电层中的最顶部导电层。
半导体器件及其制造方法

[发明专利]双传输门及用于双传输门的双规则集成电路布局-CN201811629442.7有效
发明人：彭士玮;庄惠中;曾健庭;田丽钧;苏品岱;林威呈 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-12-29 - 公布日： 2023-04-11 - 主分类号： H03K17/687 文献下载
摘要：本发明的实施例公开了双传输门和用于双传输门的各种示例性集成电路布局。集成电路布局表示双高度集成电路布局，也称为双规则集成电路布局。这些双规则集成电路布局包括电子器件设计基板面的多行中的第一组行，和电子器件设计基板面的多行中的第二组行，以容纳半导体堆叠件的第一金属层。第一组行可以包括诸如第一PMOS晶体管和第一NMOS晶体管的第一对CMOS晶体管，并且第二组行可以包括诸如第二PMOS晶体管和第二NMOS晶体管的第二对CMOS晶体管。这些示例性集成电路布局公开了设置在半导体堆叠件的氧化物扩散(OD)层、多晶硅层、金属扩散(MD)层、第一金属层和/或第二金属层内的各种几何形状的各种配置和布置。
传输用于规则集成电路布局

[发明专利]半导体装置、半导体结构及其形成方法-CN201711077497.7有效
发明人：彭士玮;陈志良;杨超源;杨惠婷;曾健庭;林威呈 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-06 - 公布日： 2023-03-31 - 主分类号： H01L23/498 文献下载
摘要：一种半导体装置或结构包括第一图案金属层，所述第一图案金属层设置在第一供电金属区与第二供电金属区之间，所述第一图案金属层包括内部路线及电源路线。跟随引脚将第一供电金属区耦合到电源路线。第二供电金属区比第一供电金属区宽。第一供电金属区具有与第一图案金属层实质上相同的厚度。第一供电金属区包含第一金属且跟随引脚包含第二金属。
半导体装置结构及其形成方法

[发明专利]包含单元的集成电路及制造集成电路的方法-CN202210231206.X在审
发明人：邱德馨;彭士玮;林威呈;曾健庭;吕俊纬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-10 - 公布日： 2022-12-27 - 主分类号： H01L23/528 文献下载
摘要：一种包含单元的集成电路及制造集成电路的方法，集成电路包括多个背侧导电层，该些背侧导电层安置在一基板的一背侧上方。该些多个背侧导电层各自包括导电段。该些背侧导电层中的至少一者中的该些导电段用以传输一或多个电力信号。该些多个背侧导电层的该些导电段覆盖该基板的该背侧的选择区域，由此使该基板的该背侧的其他区域暴露。
包含单元集成电路制造方法

[发明专利]集成电路及其制造方法-CN202210262208.5在审
发明人：蔡铭谦;彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-16 - 公布日： 2022-12-27 - 主分类号： H01L21/8238 文献下载
摘要：一种集成电路及其制造方法，集成电路包括第一电力轨、第二电力轨与电力分接单元。第一电力轨位于集成电路的第一面。第二电力轨位于集成电路的第二面。第一面与第二面位于至少一个互补场效应晶体管的相对面上。电力分接单元耦合至第一电力轨与第二电力轨，并且配置以从第一电力轨向第二电力轨提供电力。
集成电路及其制造方法

[发明专利]集成电路结构及其制造方法-CN202210974298.0在审
发明人：邱德馨;彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-15 - 公布日： 2022-12-27 - 主分类号： H01L21/8234 文献下载
摘要：揭示了一种集成电路结构及其制造方法，集成电路结构包括栅极、第一导电线及一对第二导电线及第一馈通孔。栅极设置于集成电路结构的正面，且在介电层的第一侧上沿第一方向延伸。第一导电线及一对第二导电线设置于介电层的与第一侧相对的第二侧上及集成电路结构的与正面相对的背面上。在布局视图中，第一导电线插在一对第二导电线之间。第一馈通孔在不同于第一方向的第二方向上延伸穿过介电层。第一馈通孔将栅极耦合至第一导电线。
集成电路结构及其制造方法

[发明专利]集成电路及其制造方法-CN202210253997.6在审
发明人：吴国晖;彭士玮;林威呈;庄惠中;陈志良;田丽钧;鲁立忠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-15 - 公布日： 2022-12-06 - 主分类号： H01L21/8234 文献下载
摘要：一种集成电路及其制造方法，集成电路包含在第一连接层中的第一电压电力轨及第二电压电力轨，且包含在第一连接层下方的第一电压下层电力轨及第二电压下层电力轨。第一电压电力轨及第二电压电力轨中的每一者在垂直于第一方向的第二方向上延伸。第一电压下层电力轨及第二电压下层电力轨中的每一者在第一方向上延伸。集成电路包含第一通孔连接件及第二通孔连接件，第一通孔连接件将第一电压电力轨与第一电压下层电力轨连接起来，第二通孔连接件将第二电压电力轨与第二电压下层电力轨连接起来。
集成电路及其制造方法

[发明专利]半导体器件、触发器电路和制造集成电路的方法-CN202210620674.6在审
发明人：黄敬余;彭士玮;曾威程;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-01 - 公布日： 2022-11-01 - 主分类号： H03K3/356 文献下载
摘要：本发明的实施例提供了一种半导体器件、触发器电路和制造集成电路的方法。半导体器件包括第一、第二和第三导电区域以及第一有源区域和第二有源区域。第一导电区域具有第一宽度并沿着第一方向延伸。第二导电区域具有第二宽度并沿着第一方向延伸。第一宽度大于第二宽度。第一有源区域具有第三宽度并沿着第一方向延伸。第二有源区域具有第四宽度并沿着第一方向延伸。第三宽度小于第四宽度。第三导电区域沿着第二方向延伸并电连接至第一导电区域。第二方向与第一方向不同。第一有源区域和第二有源区域是相邻的有源区域。
半导体器件触发器电路制造集成电路方法

[发明专利]半导体结构及其形成方法及标准单元结构-CN201810614521.4有效
发明人： 林威呈;庄正吉;陈志良;杨超源;杨惠婷;赖韦安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-06-14 - 公布日： 2022-08-30 - 主分类号： H01L23/522 文献下载
摘要：本发明实施例是有关于一种半导体结构及其形成方法及标准单元结构，尤其是有关于形成通孔轨和深通孔结构以减少标准单元结构中的寄生电容。通孔轨结构形成在与导线不同的级中。通孔轨结构可以减少导线数量和在相同互连级上的导线之间提供较大的间距，从而减少导线之间的寄生电容。
半导体结构及其形成方法标准单元

[发明专利]单片三维集成电路装置及其设计布局的创建方法与系统-CN202110823776.3在审
发明人：彭士玮;曾健庭;萧锦涛;林威呈;赖韦安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-21 - 公布日： 2022-08-26 - 主分类号： H01L27/06 文献下载
摘要：一种单片三维集成电路装置及其设计布局的创建方法与系统，单片三维集成电路装置包括具有下层单元的下层及配置在下层上方的上层。上层具有通过预定横向空间分隔开的第一上层单元及第二上层单元。单片层间通孔从下层穿过预定的横向空间延伸，且单片层间通孔具有电连接到下层单元的第一端部及电连接到第一上层单元的第二端部。
单片三维集成电路装置及其设计布局创建方法系统

[发明专利]半导体结构、集成电路及形成半导体结构的方法-CN202110895103.9在审
发明人：赖韦安;彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-04 - 公布日： 2022-08-19 - 主分类号： H01L27/092 文献下载
摘要：公开用于产生高密度布线电路的物理布局的装置及方法。示例性半导体结构包括：栅极结构；多条第一金属线，形成在位于栅极结构下方的第一介电层中；至少一个第一通孔，形成在位于栅极结构与第一介电层之间的第二介电层中；多条第二金属线，形成在位于栅极结构之上的第三介电层中；以及至少一个第二通孔，形成在位于栅极结构与第三介电层之间的第四介电层中。至少一个第一通孔中的每一者电连接到栅极结构及多条第一金属线中的对应的一条第一金属线。至少一个第二通孔中的每一者电连接到栅极结构及多条第二金属线中的对应的一条第二金属线。
半导体结构集成电路形成方法

[发明专利]半导体器件、半导体单元结构及其形成方法-CN202210378192.4在审
发明人：彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-12 - 公布日： 2022-08-09 - 主分类号： H01L23/528 文献下载
摘要：本发明实施例提供半导体器件、半导体单元结构及其形成方法。阐述用于在半导体器件中对数据信号进行背侧路由的装置及方法。在一个实例中，所阐述的半导体单元结构包括：虚设器件区，位于半导体单元结构的前侧处；金属层，包括位于半导体单元结构的背侧处的多条金属线；介电层，形成在虚设器件区与金属层之间；内部金属，设置在介电层内；至少一个第一通孔，被形成为穿过介电层且将内部金属电连接到背侧处的所述多条金属线；以及至少一个第二通孔，形成在介电层中且在实体上耦合在内部金属与前侧处的虚设器件区之间。
半导体器件半导体单元结构及其形成方法

[发明专利]集成电路制造系统及其操作方法及集成电路结构-CN202110594545.X在审
发明人：赖韦安;林威呈;陈彦豪;曾健庭;袁立本;庄惠中;黄禹轩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-28 - 公布日： 2022-07-08 - 主分类号： G06F30/392 文献下载
摘要：本揭露的一态样关于一种集成电路制造系统及其操作方法及集成电路结构，方法包括将第一纳米片结构放置在IC布局图内。第一纳米片结构具有第一宽度。方法包括邻接第二纳米片结构与第一纳米片结构。第二纳米片结构具有第二宽度。第二宽度小于第一宽度。方法包括产生IC布局图并将IC布局图储存在储存元件中。
集成电路制造系统及其操作方法结构

1
2
3
4
5
6
下一页»
尾页
共 78 条