[发明专利]半导体结构及其制备方法

说明书

本公开实施例涉及半导体领域，提供一种半导体结构及其制备方法，半导体结构包括：基底，基底包括沿第一方向排布的多个半导体柱，每一半导体柱包括第一源漏区、沟道区以及第二源漏区；沿第一方向延伸的位线，位线位于基底内，位线与每一半导体柱的第一源漏区电接触，位线内具有N型掺杂离子或者P型掺杂离子；位线包括沿第一方向依次交替排布的多个外延层和多个连接层，每一连接层位于每两个相邻的外延层之间且与外延层电接触，每一连接层与每一第一源漏区电接触；沿第二方向延伸的字线，字线位于基底内，字线与沟道区正对。本申请提供的半导体结构及其制备方法至少有利于提高所制备的半导体结构的良率。

技术领域

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法。

背景技术

存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存（Random Access Memory，RAM）可分为动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）与静态随机存取存储器（Static Random-Access Memory，SRAM）两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。

存储单元通常包括存储元件和晶体管，晶体管的漏极与位线结构相连、源极与存储元件相连，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在存储元件中的数据信息，或者通过位线结构将数据信息写入到存储元件中进行存储。

然而，目前所制备的半导体结构的良率欠佳。

发明内容

本公开实施例提供一种半导体结构及其制备方法，至少有利于提高所制备的半导体结构的良率。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，所述基底包括沿第一方向排布的多个半导体柱，每一所述半导体柱包括第一源漏区、沟道区以及第二源漏区；沿所述第一方向延伸的位线，所述位线位于所述基底内，所述位线与每一所述半导体柱的第一源漏区电接触，所述位线内具有N型掺杂离子或者P型掺杂离子；所述位线包括沿所述第一方向依次交替排布的多个外延层和多个连接层，每一所述连接层位于每两个相邻的所述外延层之间且与所述外延层电接触，每一所述连接层与每一所述第一源漏区电接触；沿第二方向延伸的字线，所述字线位于所述基底内，所述字线与所述沟道区正对。

在一些实施例中，每一所述外延层与两个相邻的所述半导体柱的第一源漏区电接触。

在一些实施例中，所述多个外延层与所述多个连接层为同一半导体膜，同一所述半导体膜与多个所述半导体柱的第一源漏区电接触。

在一些实施例中，所述外延层包括第一半导体层以及第二半导体层，所述第二半导体层环绕所述第一半导体层，所述第二半导体层与所述连接层电接触。

在一些实施例中，沿所述第一方向，所述连接层与相邻的所述外延层之间的宽度比值小于等于2/3。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制备方法，包括：提供基底，所述基底包括多个沿第一方向依次排布的半导体层，相邻的两个半导体层之间构成第一凹槽；对位于所述第一凹槽底部的所述基底进行刻蚀处理，形成第二凹槽，所述第二凹槽与所述第一凹槽一一对应；采用选择性外延工艺形成外延层，所述外延层填充所述第二凹槽；对所述外延层进行原位掺杂工艺以使所述外延层内具有N型掺杂离子或者P型掺杂离子；形成多个连接层，所述连接层与所述半导体柱一一对应，每一所述连接层位于两个相邻的所述外延层之间，所述连接层内具有所述N型掺杂离子或者P型掺杂离子；沿所述第一方向，所述连接层的两侧分别与所述外延层电接触；多个所述连接层与多个所述外延层共同构成位线；对所述半导体层进行掺杂处理以形成第一源漏区、沟道区以及第二源漏区，所述位线与所述第一源漏区电接触；所述第一源漏区、所述沟道区以及所述第二源漏区共同构成半导体柱；形成沿第二方向延伸的字线，所述字线位于所述第一凹槽内，所述字线与所述沟道区正对。