[发明专利]半导体结构及其制备方法

权利要求书

1.一种半导体结构，其特征在于，包括：

基底，所述基底包括沿第一方向排布的多个半导体柱，每一所述半导体柱包括第一源漏区、沟道区以及第二源漏区；

沿所述第一方向延伸的位线，所述位线位于所述基底内，所述位线与每一所述半导体柱的第一源漏区电接触，所述位线内具有N型掺杂离子或者P型掺杂离子；所述位线包括沿所述第一方向依次交替排布的多个外延层和多个连接层，每一所述连接层位于每两个相邻的所述外延层之间且与所述外延层电接触，每一所述连接层与每一所述第一源漏区电接触；

沿第二方向延伸的字线，所述字线位于所述基底内，所述字线与所述沟道区正对。

2.根据权利要求1所述的半导体结构，其特征在于，每一所述外延层与两个相邻的所述半导体柱的第一源漏区电接触。

3.根据权利要求1所述的半导体结构，其特征在于，所述多个外延层与所述多个连接层为同一半导体膜，同一所述半导体膜与多个所述半导体柱的第一源漏区电接触。

4.根据权利要求1所述的半导体结构，其特征在于，所述外延层包括第一半导体层以及第二半导体层，所述第二半导体层环绕所述第一半导体层，所述第二半导体层与所述连接层电接触。

5.根据权利要求1所述的半导体结构，其特征在于，沿所述第一方向，所述连接层与相邻的所述外延层之间的宽度比值小于等于2/3。

6.一种半导体结构的制备方法，其特征在于，包括：

提供基底，所述基底包括多个沿第一方向依次排布的半导体层，相邻的两个半导体层之间构成第一凹槽；

对位于所述第一凹槽底部的所述基底进行刻蚀处理，形成第二凹槽，所述第二凹槽与所述第一凹槽一一对应；

采用选择性外延工艺形成外延层，所述外延层填充所述第二凹槽；对所述外延层进行原位掺杂工艺以使所述外延层内具有N型掺杂离子或者P型掺杂离子；

形成多个连接层，所述连接层与所述半导体层一一对应，每一所述连接层位于两个相邻的所述外延层之间，所述连接层内具有所述N型掺杂离子或者P型掺杂离子；沿所述第一方向，所述连接层的两侧分别与所述外延层电接触；多个所述连接层与多个所述外延层共同构成位线；

对所述半导体层进行掺杂处理以形成第一源漏区、沟道区以及第二源漏区，所述位线与所述第一源漏区电接触；所述第一源漏区、所述沟道区以及所述第二源漏区共同构成半导体柱；

形成沿第二方向延伸的字线，所述字线位于所述第一凹槽内，所述字线与所述沟道区正对。

7.根据权利要求6所述的半导体结构的制备方法，其特征在于，沿所述第一方向，相邻的所述第二凹槽之间的最小距离小于两个相邻的所述第一凹槽的最小距离的2/3。

8.根据权利要求6 所述的半导体结构的制备方法，其特征在于，形成所述第二凹槽之后，形成所述外延层之前包括：沿所述第二凹槽的内壁刻蚀位于所述半导体层底部的基底以形成第三凹槽，所述第三凹槽与所述第二凹槽相贯通。

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，形成第三凹槽的工艺步骤包括：沿所述第二凹槽的内壁刻蚀位于所述半导体层底部的基底直至相邻的两个所述第二凹槽相贯通以形成第三凹槽，所述第三凹槽连通相邻的每两个所述第二凹槽；形成所述外延层与所述连接层的工艺步骤包括：形成填充所述第二凹槽和所述第三凹槽的半导体膜，位于所述第二凹槽的半导体膜作为外延层，位于所述第三凹槽的半导体膜作为连接层；对所述外延层进行原位掺杂工艺的同时，对所述连接层进行所述原位掺杂工艺以使所述连接层内具有所述N型掺杂离子或者P型掺杂离子。

10.根据权利要求6所述的半导体结构的制备方法，其特征在于，形成所述连接层的工艺步骤包括：对进行过原位掺杂工艺后的外延层以及基底进行退火处理工艺以使部分位于所述半导体层下方的基底内具有所述N型掺杂离子或者P型掺杂离子，具有所述N型掺杂离子或者P型掺杂离子的部分基底作为连接层。