[发明专利]半导体装置及其制作方法

说明书

本发明涉及一种半导体装置及其制作方法。所述半导体装置包括垂向堆叠且电性联通的至少两个TSV导通结构，其中至少一个所述TSV导通结构除了具有衬底以及贯穿所述衬底的TSV导通孔外，还包括设置于相应衬底第一面的衬底接地端、形成于所述衬底第一面的第一介质层以及对应于至少一个所述TSV导通孔设置的接地环，所述接地环至少环绕相应所述TSV导通孔位于所述第一介质层中的一部分，所述接地环通过所述衬底接地端接地，所述接地环具有屏蔽所环绕的TSV导通孔的传输线路对周围的结构及电路造成的电干扰的作用，从而有助于提升半导体装置的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体装置及其制作方法。

背景技术

随着集成电路工艺线宽的持续缩小和功能密度的持续提升，进行平面集成的半导体工艺面临着许多难以逾越的障碍，3D集成技术是突破平面集成发展屏障的有效途径。3D集成技术中，先利用不同的晶圆分别制造一部分电路，然后将形成有电路的晶圆沿厚度方向垂向堆叠，并使晶圆上的电路相互连接，形成一个完整的电路系统。

为了使垂向堆叠的各晶圆上的电路相互连接，常通过形成贯穿晶圆的TSV(through Silicon via)导通孔的方式进行垂直互联，而在所形成的半导体装置工作时，根据需要，可利用TSV导通孔传输不同频段的信号。由于TSV传输线路对周围的器件及电路会产生电干扰(尤其是传输高频信号时)，导致系统不稳定，因此需要控制TSV导通孔与周围的结构及电路的最小距离。然而，随着纵向堆叠层数的增加以及半导体装置尺寸的缩小，控制该最小距离的难度增加，TSV传输线路对周围的结构及电路产生的电干扰问题越来越不容忽视，影响半导体装置的性能提升。

发明内容

为了降低TSV传输线路对周围的结构及电路造成的电干扰，本发明提供一种半导体装置以及一种半导体装置的制作方法。

一方面，本发明提供一种半导体装置，包括垂向堆叠且电性联通的的至少两个TSV导通结构，每个所述TSV导通结构均包括衬底以及贯穿所述衬底的TSV导通孔，其中，至少一个所述TSV导通结构还包括：

衬底接地端，设置于相应所述衬底的第一面；

第一介质层，形成于所述衬底的第一面，所述TSV导通孔穿过至少部分所述第一介质层；以及

接地环，对应于至少一个所述TSV导通孔设置，所述接地环至少环绕相应所述TSV导通孔位于所述第一介质层中的一部分，所述接地环通过所述衬底接地端接地。

可选的，所述接地环穿设于所述衬底和至少部分所述第一介质层中；或者，所述接地环穿设于至少部分所述第一介质层中。

可选的，所述第一介质层中设置有第一导电结构，所述TSV导通孔穿过部分所述第一介质层并与所述第一导电结构连接。

可选的，所述第一导电结构分别与所述衬底接地端和所述接地环连接，所述接地环通过所述第一导电结构连接所述衬底接地端而接地。

可选的，所述第一导电结构包括：

第一导电层，设置于所述第一介质层内，所述第一导电层包括电隔离的第一金属区和第二金属区，并且，所述TSV导通孔与所述第一金属区连接，所述接地环与所述第二金属区连接；以及

第一连接件，连接所述第二金属区和所述衬底接地端，从而，所述接地环通过所述第二金属区和所述第一连接件连接所述衬底接地端。

可选的，所述衬底的第一面形成有电子元器件，所述TSV导通孔通过所述第一导电结构与所述电子元器件连接。

可选的，所述至少一个所述TSV导通结构还包括：

第二介质层，形成于所述衬底的第二面，所述第二面与所述第一面相对，所述第二介质层中设置有第二导电结构，所述TSV导通孔穿过部分所述第二介质层并与所述第二导电结构连接。