[发明专利]集成电路芯片封装件及其制造方法在审
申请号: | 202211073271.0 | 申请日: | 2022-09-02 |
公开(公告)号: | CN115810616A | 公开(公告)日: | 2023-03-17 |
发明(设计)人: | 汪孟涵;林裕庭;林家弘;刘高志;刘威政 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/66;H01L23/48;H01L23/522;H01L23/528;H01L21/768 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 芯片 封装 及其 制造 方法 | ||
1.一种集成电路芯片封装件,包括:
衬底,具有第一表面和第二表面;
器件层,设置在所述衬底的所述第一表面上;
第一互连结构,设置在所述器件层上,包括:
故障检测线,设置在第一金属线层中并且被配置为发射指示所述器件层中存在或不存在缺陷的电信号或光信号,其中,所述故障检测线电连接到所述器件层;
无金属区域,设置在所述故障检测线上;和
金属线,在所述第一金属线层中与所述故障检测线相邻设置;以及
第二互连结构,设置在所述衬底的所述第二表面上。
2.根据权利要求1所述的集成电路芯片封装件,其中,所述故障检测线包括与所述无金属区域对齐的故障检测区。
3.根据权利要求1所述的集成电路芯片封装件,其中,所述第一互连结构包括设置在所述第一金属线层上方的第二金属线层中的第二金属线,以及
其中,所述故障检测线包括与所述无金属区域对齐的第一表面区和与所述第二金属线重叠的第二表面区。
4.根据权利要求1所述的集成电路芯片封装件,其中,所述故障检测线包括故障检测区,所述故障检测区具有至少约20nm乘约20nm的表面面积。
5.根据权利要求1所述的集成电路芯片封装件,其中,所述故障检测线与所述金属线间隔开至少约20nm的距离。
6.根据权利要求1所述的集成电路芯片封装件,其中,所述器件层包括具有源极/漏极区域和设置在所述源极/漏极区域上的接触结构的晶体管,以及
其中,所述故障检测线电连接到所述接触结构。
7.根据权利要求1所述的集成电路芯片封装件,其中,所述第一互连结构还包括设置在所述故障检测线和所述器件层之间的金属线层堆叠件,以及
其中,所述故障检测线通过设置在所述金属线层堆叠件中的多个金属线电连接到所述器件层。
8.根据权利要求1所述的集成电路芯片封装件,其中,所述故障检测线包括金属。
9.一种集成电路芯片封装件,包括:
第一衬底,具有第一表面和第二表面;
器件层,设置在所述第一衬底的所述第一表面上;
第一互连结构,设置在所述器件层上,包括:
第一故障检测线,设置在第一金属线层中,并且被配置为发射指示所述器件层的第一区域中存在或不存在缺陷的电信号或光信号;
第二故障检测线,设置在第二金属线层中,并且被配置为发射指示所述器件层的第二区域中存在或不存在缺陷的电信号或光信号,其中,所述第一故障检测线和所述第二故障检测线彼此不重叠;和
第一无金属区域和第二无金属区域,分别设置在所述第一故障检测线和所述第二故障检测线上;
第二衬底,设置在所述第一互连结构上;以及
第二互连结构,设置在所述第一衬底的所述第二表面上。
10.一种制造集成电路芯片封装件的方法,包括:
在第一衬底上形成器件层;
在所述器件层上形成第一互连结构,其中,形成所述第一互连结构包括:
在所述器件层上形成包括金属线的金属线层堆叠件;
在所述金属线层堆叠件上形成故障检测线以发射指示所述器件层中存在或不存在缺陷的电信号或光信号,其中,所述故障检测线与所述第一互连结构的顶面之间的第一距离小于所述故障检测线与所述第一互连结构的底面之间的第二距离;和
在所述故障检测线上形成无金属区域;
在所述第一互连结构的所述顶面上接合第二衬底;在所述第一衬底中形成导电贯通孔;以及
在所述第一衬底的所述第二表面上形成第二互连结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211073271.0/1.html,转载请声明来源钻瓜专利网。