[发明专利]半导体元件及其制备方法

权利要求书

1.一种半导体元件，包括：

一第一晶片，包括：

一第一基板，包括一中心区域和围绕该中心区域的一周围区域；

一第一中心接合垫，位于该第一基板的该中心区域上方；以及

一第一周围接合垫，位于该第一基板的该周围区域上方；以及

一第二晶片，位于该第一晶片上，且包括：

多个周围较高接合垫，位于该第二晶片的一周围区域，且分别位于该第一中心接合垫和该第一周围接合垫上；

多个重分布结构，分别位于多个所述周围较高接合垫上并朝向该第二晶片的一中心区域延伸；

多个中心较低接合垫，位于该第二晶片的该中心区域，且分别位于多个所述重分布结构上；以及

多个储存单元，电性耦合至多个所述中心较低接合垫。

2.如权利要求1所述的半导体元件，其中多个所述重分布结构包括：

多个重分布层，分别位于多个所述周围较高接合垫上，且分别从该第二晶片的该周围区域朝向该第二晶片的该中心区域延伸；以及

多个重分布插塞，位于该第二晶片的该中心区域，且分别且对应地位于多个所述中心较低接合垫和多个所述重分布层之间。

3.如权利要求2所述的半导体元件，还包括多个第一支撑插塞，分别位于多个所述重分布层上，其中多个所述第一支撑插塞远离多个所述重分布插塞且多个所述第一支撑插塞为浮动的。

4.如权利要求3所述的半导体元件，还包括多个第二支撑插塞，分别位于多个所述重分布层上，其中多个所述第二支撑插塞远离多个所述第一支撑插塞且多个所述第二支撑插塞为浮动的。

5.如权利要求4所述的半导体元件，其中一相邻对的多个所述重分布插塞和多个所述第一支撑插塞之间的一距离与一相邻对的多个所述第一支撑插塞和多个所述第二支撑插塞之间的一距离相同。

6.如权利要求2所述的半导体元件，还包括一模制层，位于该第一晶片上且覆盖该第二晶片。

7.一种半导体元件的制备方法，包括：

提供一第一基板，包括一中心区域和一周围区域；

形成多个储存单元于该第一基板上方；

形成多个中心较低接合垫于多个所述储存单元上方且位于该中心区域；

形成多个重分布插塞于多个所述中心较低接合垫上；

形成多个第一支撑插塞和多个第二支撑插塞于该第一基板上方；

形成多个第二重分布层于多个所述重分布插塞、多个所述第一支撑插塞以及多个所述第二支撑插塞上；

形成多个周围较高接合垫于多个所述第二重分布层上；以及

接合一第二晶片至第一晶片上。

8.如权利要求7所述的半导体元件的制备方法，其中该第一晶片被配置为一逻辑晶片且该第二晶片被配置为一存储器晶片，并且多个所述储存单元被配置为一电容阵列或一浮动阵列。

9.如权利要求7所述的半导体元件的制备方法，其中多个所述重分布插塞和多个所述第二重分布层一起构成多个重分布结构。

10.如权利要求7所述的半导体元件的制备方法，其中多个所述重分布结构包括：

多个重分布层，分别位于多个所述周围较高接合垫上，且分别从该第二晶片的该周围区域朝向该第二晶片的该中心区域延伸；以及

多个重分布插塞，位于该第二晶片的该中心区域，且分别且对应地位于多个所述中心较低接合垫和多个所述重分布层之间。

11.如权利要求7所述的半导体元件的制备方法，其中多个所述第一支撑插塞远离多个所述重分布插塞且多个所述第一支撑插塞为浮动的。

12.如权利要求7所述的半导体元件的制备方法，其中多个所述第二支撑插塞远离多个所述第一支撑插塞且多个所述第二支撑插塞为浮动的。

13.如权利要求7所述的半导体元件的制备方法，其中一相邻对的多个所述重分布插塞和多个所述第一支撑插塞之间的一距离与一相邻对的多个所述第一支撑插塞和多个所述第二支撑插塞之间的一距离相同。