[发明专利]一种半导体结构

权利要求书

1.一种半导体结构，其特征在于，所述半导体结构用于形成焊盘，包括：衬底、顶层导电线、N层次顶层导电线和若干介质层；N大于等于2；

所述顶层导电线和所述N层次顶层导电线均设置于所述衬底的上方；其中，所述N层次顶层导电线均设置于所述顶层导电线靠近所述衬底的一侧；所述介质层位于沿竖直方向相邻的所述次顶层导电线之间；

所述N层次顶层导电线中，任意两层所述次顶层导电线在所述衬底顶面的投影的重合面积小于第一限定值。

2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括第一区域，所述第一区域用于形成重布线层；

所述第一区域设置于所述顶层导电线远离所述衬底的一侧；

所述N层次顶层导电线在所述衬底顶面的投影，与所述第一区域在所述衬底顶面的投影至少部分重合。

3.根据权利要求2所述的半导体结构，其特征在于，

所述N层次顶层导电线包括第一次顶层导电线；所述N层次顶层导电线中，所述第一次顶层导电线最为临近所述顶层导电线；

所述第一次顶层导电线在所述衬底顶面的投影，覆盖所述第一区域在所述衬底顶面的投影。

4.根据权利要求1所述的半导体结构，其特征在于，所述N层次顶层导电线包括：中心区布线；

所述中心区布线在所述衬底顶面的投影包括沿第一方向延伸的多个图案；所述多个图案沿第二方向间隔排布；所述第二方向垂直于所述第一方向。

5.根据权利要求4所述的半导体结构，其特征在于，

每层次顶层导电线对应的相邻两个所述图案，其在所述第二方向的间距大于等于第二限定值；

每个所述图案沿所述第二方向的最大宽度均小于等于第三限定值。

6.根据权利要求4所述的半导体结构，其特征在于，所述N层次顶层导电线还包括：

外围区布线，所述外围区布线在所述衬底顶面的投影包括第一环形图案；所述第一环形图案包围所述中心区布线在所述衬底顶面的投影。

7.根据权利要求6所述的半导体结构，其特征在于，N＝2，

所述外围区布线包括：第一外围区布线和第二外围区布线；所述第一外围区布线和所述第二外围区布线在所述竖直方向上连续设置；

其中，所述第一外围区布线的第一端连接所述顶层导电线，所述第一外围区布线的第二端连接所述第二外围区布线的第一端，所述第二外围区布线的第二端连接半导体测试器件；所述半导体测试器件形成于所述衬底中。

8.根据权利要求6所述的半导体结构，其特征在于，N2，

所述外围区布线包括：第一外围区布线、第二外围区布线和至少一层第三外围区布线；所述第一外围区布线、所述至少一层第三外围区布线和所述第二外围区布线在所述竖直方向上连续设置；

其中，所述第一外围区布线的第一端连接所述顶层导电线，所述第一外围区布线的第二端连接所述至少一层第三外围区布线的第一端，所述第二外围区布线的第一端连接所述至少一层第三外围区布线的第二端，所述第二外围区布线的第二端连接半导体测试器件；所述半导体测试器件形成于所述衬底中。

9.根据权利要求7或8所述的半导体结构，其特征在于，所述半导体结构还包括：导电通孔；

所述导电通孔沿所述竖直方向延伸；

所述导电通孔贯穿所述介质层，导通连接相邻的所述外围区布线；

所述导电通孔还导通连接所述第一外围区布线和所述顶层导电线，以及，导通连接所述第二外围区布线和所述半导体测试器件。

10.根据权利要求9所述的半导体结构，其特征在于，所述导电通孔还导通连接相邻的所述中心区布线，和/或，导通连接所述中心区布线和顶层导电线。

11.根据权利要求6所述的半导体结构，其特征在于，

所述外围区布线在所述衬底顶面的投影与所述中心区布线在所述衬底顶面的投影沿所述第二方向的最小间距大于等于第四限定值。