[发明专利]半导体存储器结构及制备方法

说明书

本申请公开一种半导体存储器结构及制备方法，能够减小位线栅极的电荷造成半导体存储器结构电性毁损的几率。所述半导体存储器结构的制备方法包括以下步骤：提供衬底，所述衬底表面形成有多个接触窗，所述接触窗内形成有堆叠结构，且所述堆叠结构的上表面高于所述衬底的上表面；对所述堆叠结构的侧壁表面进行氮化处理；在所述堆叠结构的侧壁表面形成第一侧墙；对所述第一侧墙进行氧化处理。

技术领域

本申请涉及半导体存储器结构领域，具体涉及半导体存储器结构及制备方法。

背景技术

在半导体存储器结构中，具有位线结构以及位线栅极，所述位线结构将位于同一行的位线栅极串接起来，从而实现存储功能。现有技术中，在使用所述半导体存储器结构时，所述位线栅极的侧壁表面会形成绝缘层隔绝电荷，但现有技术中形成的绝缘层容易具有均匀性的问题，并且需要形成很厚的绝缘层来达到一定的绝缘效果，因此亟需提出一种新的半导体存储器结构，来克服上述问题。

发明内容

鉴于此，本申请提供一种半导体存储器结构及制备方法，能够提高位线栅极的绝缘层的均匀性，并且可以减薄所述绝缘层的厚度。

本申请提供了一种半导体存储器结构的制备方法，包括以下步骤：提供衬底，所述衬底表面形成有多个接触窗，所述接触窗内形成有堆叠结构，且所述堆叠结构的上表面高于所述衬底的上表面；对所述堆叠结构的侧壁表面进行氮化处理；在所述堆叠结构的侧壁表面形成第一侧墙；对所述第一侧墙进行氧化处理。

可选的，对所述堆叠结构的侧壁表面进行氮化处理前，至少包括以下步骤：在所述堆叠结构的侧壁表面形成第二侧墙。

可选的，所述在所述堆叠结构的侧壁表面形成第二侧墙的方法，至少包括以下步骤：在所述堆叠结构的侧壁表面至少形成一个子侧墙。

可选的，所述对所述堆叠结构的侧壁表面进行氮化处理的方法，至少包括以下步骤：在所述堆叠结构的侧壁表面至少形成一个子侧墙前，对所述堆叠结构表面进行所述氮化处理。

可选的，所述对所述堆叠结构的侧壁表面进行氮化处理的方法，至少包括以下步骤：对最外层的子侧墙进行氮化处理。

可选的，所述子侧墙包括硅层、氧化硅层中的至少一种。

可选的，采用选择性外延生长的方法制备所述第一侧墙。

可选的，所述氮化处理包括等离子体氮化处理，所述等离子体氮化处理的氮化深度为0.5nm～2nm。

可选的，进行所述等离子体氮化处理时的工作温度为500℃至600℃。

可选的，所述第一侧墙包括氮化硅层。

本申请提供了一种半导体存储器结构，包括：衬底；位于所述衬底表面的接触窗，所述接触窗暴露所述衬底内部；位于所述接触窗内，并突出于所述衬底上表面的堆叠结构；位于所述堆叠结构的侧壁表面的第二侧墙，所述第二侧墙至少包括：第一子侧墙，位于所述堆叠结构的侧壁表面；氮化子侧墙，位于所述第一子侧墙的表面，且所述的氮化子侧墙是藉由所述第一子侧墙通过氮化处理得到；位于所述氮化子侧墙表面的第一侧墙，且所述第一侧墙至少包括：第三子侧墙，位于所述氮化子侧墙的表面；第四子侧墙，位于所述第三子侧墙的表面，且所述第四子侧墙是藉由所述第三子侧墙通过氧化处理得到。

可选的，所述第一子侧墙与第三子侧墙的组成成分相同。

可选的，氮化子侧墙部分不连续。

可选的，所述氮化子侧墙的厚度为所述第一子侧墙的厚度的五分之一至三分之一。

可选的，所述衬底内部形成有多个隔离结构以及多个有源区，且各个有源区以所述隔离结构分隔开来。