“叶长福”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的形成方法-CN202310369444.1在审
发明人：黄友杰;叶长福;上官明沁;陈旋旋 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-04-07 - 公布日： 2023-06-23 - 主分类号： H10B12/00 文献下载
摘要：本申请公开一种半导体器件的形成方法，包括：形成牺牲层，设置在衬底上；进行第一蚀刻工艺，移除部分牺牲层，形成多个第一凹槽；形成第一介质层；进行第二蚀刻工艺，移除多个第一凹槽外的所述第一介质层，形成第一隔离结构，所述第一隔离结构中存在缝隙；进行第三蚀刻工艺，刻蚀所述多个第一隔离结构，以去除所述多个第一隔离结构顶端的部分介质材料，暴露所述缝隙；形成第二介质层，覆盖所述多个第一隔离结构和所述牺牲层，所述第二介质层填充各个所述缝隙的至少部分空间；进行第四蚀刻工艺，移除所述第二介质层的顶部，直至暴露所述牺牲层，形成第二隔离结构。本申请能够使隔离结构中的缝隙得到消除或者有效减小，具有更稳定的性能。
半导体器件形成方法

[发明专利]半导体器件及其形成方法-CN202310022173.2在审
发明人： 叶长福 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-01-06 - 公布日： 2023-05-30 - 主分类号： H01L21/768 文献下载
摘要：本申请公开一种半导体器件及其形成方法，其中形成方法包括：提供衬底，所述衬底表面包括向内凹陷的接触孔，所述接触孔内形成有连结电路，所述连结电路与所述接触孔的侧壁之间具有间隙，所述连结电路包含有金属/金属氮化物/掺杂多晶硅；对所述接触孔进行至少一次氧化处理，以使所述接触孔表面的硅以及所述连结电路侧壁的硅形成硅氧化物；形成保形覆盖所述连结电路、所述接触孔和所述衬底表面的隔离层。本申请能够降低残留的硅化物对相应半导体器件性能的影响，优化所得半导体器件的性能，提高所得半导体器件的稳定性。
半导体器件及其形成方法

[发明专利]半导体器件的制备方法及半导体器件-CN202110943002.4有效
发明人： 叶长福;蔡亚萤;吕佐文;陈旋旋;上官明沁 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-08-17 - 公布日： 2023-05-23 - 主分类号： H10B12/00 文献下载
摘要：本申请提供一种半导体器件的制备方法及半导体器件，该制备方法包括将所述反应腔室加热至第二预设温度，在所述硅晶种层上方形成第一磷掺杂硅层；将所述反应腔室加热至第三预设温度，在所述第一磷掺杂硅层上方形成第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量，所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度。位线插塞的半导体层的应力变化和尺寸收缩得到控制，半导体层的平坦度大大提升，这样形成的空洞尺寸较小，且沿靠近基板的方向移动，即使在半导体层平坦化减薄之后，空洞也不会对上面的膜层产生影响。
半导体器件制备方法

[实用新型]存储器件-CN202221913780.5有效
发明人：陈旋旋;上官明沁;叶长福;吕佐文 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-07-22 - 公布日： 2023-05-09 - 主分类号： H10B12/00 文献下载
摘要：本实用新型公开了一种存储器件。存储器件包括基底、多个沟槽、氧化物半导体层、栅极介电层和多个字线结构。基底包括多个有源区与位于有源区之间的隔离结构，且有源区含有硅。多个沟槽设置在有源区与隔离结构中。氧化物半导体层共形地设置在各沟槽中，而栅极介电层设置在该氧化物半导体层上且位于各沟槽中。多个字线结构设置在栅极介电层上且分别位于多个沟槽中，且栅极介电层的至少一部分设置在氧化物半导体层与各字线结构之间。存储器件的制造方法包括形成多个沟槽，在各沟槽中共形地形成氧化物半导体层，在氧化物半导体层上形成栅极介电层，在栅极介电层上形成多个字线结构。如此，可达到改善存储器件操作表现的效果。
存储器件

[实用新型]半导体器件-CN202221958948.4有效
发明人： 叶长福;吕佐文;上官明沁;王喜勤 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-07-27 - 公布日： 2022-12-13 - 主分类号： H01L21/8242 文献下载
摘要：本实用新型公开了一种半导体器件，其包括衬底、绝缘层、多条位线、以及位线触点。绝缘层设置在衬底上，位线设置在绝缘层上，位线触点则设置在衬底与位线之间并电连接位线，其中，位线触点还包括第一导电层与第一氧化界面层，第一氧化界面层的最底表面低于绝缘层的底面。由此，本实用新型的半导体器件可具有复合半导体层的位线触点，进而可改善位线及位线触点的结构可靠度，使半导体器件能达到更为优化的组件效能。
半导体器件

[实用新型]半导体器件和存储器-CN202221110832.5有效
发明人：黄鑫;吴家伟;叶长福;童宇诚;陈旋旋;吕佐文 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-05-09 - 公布日： 2022-12-13 - 主分类号： H01L23/48 文献下载
摘要：本申请公开一种半导体器件和存储器，其中半导体器件包括：衬底，所述衬底内设有导电插塞，所述衬底包括沟槽，所述沟槽暴露至少部分所述导电插塞；互连接触结构，位于所述沟槽暴露的导电插塞表面，以为所述导电插塞提供互连接触面。本申请能够降低半导体器件中对应互连接触结构的电阻率，提高互连接触结构的导电性能。
半导体器件存储器

[发明专利]半导体器件及其制作方法-CN202210893653.1在审
发明人： 叶长福;吕佐文;上官明沁;王喜勤 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-07-27 - 公布日： 2022-11-25 - 主分类号： H01L27/108 文献下载
摘要：本发明公开了一种半导体器件，其包括衬底、绝缘层、多条位线、以及位线触点。绝缘层设置在衬底上，位线设置在绝缘层上，位线触点则设置在衬底与位线之间并电连接位线，其中，位线触点还包括第一导电层与第一氧化界面层，第一氧化界面层的最底表面低于绝缘层的底面。由此，本发明的半导体器件可具有复合半导体层的位线触点，进而可改善位线及位线触点的结构可靠度，使半导体器件能达到更为优化的组件效能。
半导体器件及其制作方法

[发明专利]存储器件以及其制造方法-CN202210866481.9在审
发明人：陈旋旋;上官明沁;叶长福;吕佐文 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-07-22 - 公布日： 2022-11-18 - 主分类号： H01L27/108 文献下载
摘要：本发明公开了一种存储器件以及其制造方法。存储器件包括基底、多个沟槽、氧化物半导体层、栅极介电层和多个字线结构。基底包括多个有源区与位于有源区之间的隔离结构，且有源区含有硅。多个沟槽设置在有源区与隔离结构中。氧化物半导体层共形地设置在各沟槽中，而栅极介电层设置在该氧化物半导体层上且位于各沟槽中。多个字线结构设置在栅极介电层上且分别位于多个沟槽中，且栅极介电层的至少一部分设置在氧化物半导体层与各字线结构之间。存储器件的制造方法包括形成多个沟槽，在各沟槽中共形地形成氧化物半导体层，在氧化物半导体层上形成栅极介电层，在栅极介电层上形成多个字线结构。如此，可达到改善存储器件操作表现的效果。
存储器件及其制造方法

[发明专利]半导体存储器及制备方法-CN202210793954.7在审
发明人：刘自豪;叶长福;吕佐文 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-07-05 - 公布日： 2022-11-11 - 主分类号： H01L27/105 文献下载
摘要：本申请公开了一种半导体存储器及其制备方法，能够改进存储器电容的容值和漏电流。其中所述制备方法包括以下步骤：提供衬底，所述衬底上方形成有第一电容极板；在所述第一电容极板的上表面或一侧表面形成介电材料层，且所述介电材料层中至少包括第一介电子层，所述第一介电子层中的氧含量向第二电容极板的方向逐渐降低；在所述介电材料层上方或所述介电材料层的一侧表面形成第二电容极板，所述第二电容极板与所述第一电容极板一起构成所述半导体存储器的存储器电容。
半导体存储器制备方法

[发明专利]半导体器件及制备方法-CN202210793968.9在审
发明人：黄友杰;叶长福;上官明沁;吕佐文 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-07-05 - 公布日： 2022-11-11 - 主分类号： H01L21/336 文献下载
摘要：本申请公开一种半导体器件及其制备方法，能够降低栅极漏电流存在的几率，从而降低半导体器件发生电性毁损的几率。本申请提供的一种半导体器件的制备方法包括以下步骤：提供衬底，包含绝缘区以及多个有源区，各个有源区被绝缘区分隔开；在衬底内形成沟槽，沟槽用于形成埋入式栅极；在沟槽内，沿垂直衬底上表面向上的方向，依次填充第一填充层和第二填充层，第二填充层的上表面高于衬底上表面；对第二填充层进行回退处理，使第二填充层的上表面低于衬底上表面；对沟槽的侧壁表面以及第二填充层的上表面进行还原处理，以修复沟槽的侧壁表面以及第二填充层的上表面；在第二填充层上方形成第三填充层，第三填充层填满沟槽。
半导体器件制备方法

[发明专利]半导体器件及其形成方法-CN202210501518.8在审
发明人：黄鑫;吴家伟;叶长福;童宇诚;陈旋旋;吕佐文 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-05-09 - 公布日： 2022-08-30 - 主分类号： H01L21/768 文献下载
摘要：本申请公开一种半导体器件及其形成方法，包括：提供衬底，所述衬底内设有导电插塞，所述衬底包括沟槽，所述沟槽暴露至少部分所述导电插塞；在所述沟槽内的导电插塞顶部形成金属层；进行退火工艺处理，所述导电插塞顶部的金属层形成金属硅化物；对所述金属硅化物进行减氧处理，以减少所述金属硅化物中的金属氧化物；去除减氧处理后剩余的金属层。本申请能够降低半导体器件中对应互连接触结构的电阻率，提高互连接触结构的导电性能。
半导体器件及其形成方法

[实用新型]半导体存储装置-CN202123011925.0有效
发明人： 叶长福;陈旋旋;上官明沁;冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-12-01 - 公布日： 2022-08-02 - 主分类号： H01L27/108 文献下载
摘要：本申请公开一种本半导体存储装置，来优化最终生产的存储装置的电性。本申请提供的一种半导体存储装置包括：衬底，上表面形成有接触窗，内部形成有有源区，所述有源区暴露于所述接触窗；阻挡层，位于所述衬底上表面；衬垫，位于所述接触窗内，上表面高于所述阻挡层的上表面，且所述衬垫并与所述接触窗暴露的有源区相接触，且所述衬垫至少包括第一材料层，所述第二材料层的最下表面低于所述第一材料层的最上表面。
半导体存储装置

[发明专利]半导体存储器结构及制备方法-CN202210307627.6在审
发明人： 叶长福;陈旋旋;吕佐文 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-03-25 - 公布日： 2022-06-24 - 主分类号： H01L27/11568 文献下载
摘要：本申请公开一种半导体存储器结构及制备方法，能够减小位线栅极的电荷造成半导体存储器结构电性毁损的几率。所述半导体存储器结构的制备方法包括以下步骤：提供衬底，所述衬底表面形成有多个接触窗，所述接触窗内形成有堆叠结构，且所述堆叠结构的上表面高于所述衬底的上表面；对所述堆叠结构的侧壁表面进行氮化处理；在所述堆叠结构的侧壁表面形成第一侧墙；对所述第一侧墙进行氧化处理。
半导体存储器结构制备方法

[发明专利]半导体存储装置及其制备方法-CN202111456473.9在审
发明人： 叶长福;陈旋旋;上官明沁;冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-12-01 - 公布日： 2022-04-01 - 主分类号： H01L21/8242 文献下载
摘要：本申请公开一种半导体存储装置及其制备方法，来优化最终生产的存储装置的电性。本申请提供的一种半导体存储装置的制备方法，包括以下步骤：提供衬底；在所述衬底上表面形成第一遮蔽层；在所述第一遮蔽层上表面形成接触窗，所述接触窗至少部分暴露所述衬底；在所述第一遮蔽层上表面以及所述接触窗内形成第一材料层，所述第一材料层的上表面高于所述第一遮蔽层上表面，且所述第一材料层内部会形成空洞；对所述第一材料层进行离子束注入。
半导体存储装置及其制备方法

[实用新型]半导体器件-CN202121930118.6有效
发明人： 叶长福;蔡亚萤;吕佐文;陈旋旋;上官明沁 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-08-17 - 公布日： 2022-03-01 - 主分类号： H01L27/108 文献下载
摘要：本申请提供一种半导体器件，包括设置于所述基板表面内并延伸至所述基板内部的接触孔；覆盖所述接触孔内壁和所述基板上表面的硅晶种层；覆盖所述硅晶种层远离所述基板的表面的第一磷掺杂硅层；覆盖所述第一磷掺杂硅层远离所述硅晶种层的表面的第二磷掺杂硅层；其中，所述第二磷掺杂硅层的磷掺杂量不同于所述第一磷掺杂硅层的磷掺杂量；所述硅晶种层、所述第一磷掺杂硅层和所述第二磷掺杂硅层的总厚度大于或等于所述接触孔的深度；在所述接触孔位置处，所述第一磷掺杂硅层和所述第二磷掺杂硅层的界面处形成有至少一个空洞。空洞位于第一磷掺杂硅层和第二磷掺杂硅层的界面处，使得在上述膜层图案化过程中，不会对上面的膜层产生影响。
半导体器件

1
共 15 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top