[发明专利]一种LED芯片制作过程中膜层对位精度的测量方法

说明书

本发明提供了一种LED芯片制作过程中膜层对位精度的测量方法，该测量方法中每个第一对位图形都有对位标记点和刻度标记线，且每个第一对位图形与每个第二对位图形都一一对应。在进行不同膜层的对位精度测量时，第二对位图形基于第一对位图形的对位标记点和刻度标记线读取测量值，从而得出对位精度。由于第一对位图形自身有刻度标记线，所以在利用该方法进行不同膜层的对位精度测量时，不仅不需要提供带有刻度标的显微镜，而且还可以减少测量人员不同带来的误差。在测量时使用第一对位图形的刻度标记线读取测量值会使得测量误差变得更低，对位精度的测量值也就相应变得更加精确。

技术领域

本发明涉及半导体技术领域，更具体地说，涉及一种LED芯片制作过程中膜层对位精度的测量方法。

背景技术

一个完整的LED芯片一般都要进行多层膜层的光刻，在多层膜层的光刻中，除了第一层膜层的光刻以外，其余膜层的光刻都要将该膜层与前一个膜层进行对位。

目前在LED芯片的制作过程中，不同膜层之间的对位，需要通过机台抓取对位标记点，再进行对位曝光来确定不同膜层之间的对位精度是否符合制程要求。曝光后需要通过带有刻度的显微镜测量后一个膜层与前一个膜层的偏移值，来判定膜层对位的精准度。

在使用显微镜时，每个显微镜的精度不同，或者使用显微镜的人员不同都会带来测量误差，随着LED芯片向mini-LED芯片或micro-LED芯片发展，这种膜层对位的窗口越来越小，测量计算的误差也需要越来越小；随着外延片的尺寸向6英寸、8英寸、12英寸的发展，外延片不同膜层对位精度的判定也变得越来越重要，这直接决定外延片的整体良率。

发明内容

有鉴于此，为解决上述问题，本发明提供一种LED芯片制作过程中膜层对位精度的测量方法，技术方案如下：

一种LED芯片制作过程中膜层对位精度的测量方法，所述测量方法包括：

提供一外延片，所述外延片上设置有多个第一对位图形；任一所述第一对位图形包括对位标记点，以及从所述对位标记点延伸出的多条刻度标记线；

在所述外延片具有所述第一对位图形的一侧形成第一膜层，所述第一膜层上设置有多个第二对位图形，所述第一对位图形和所述第二对位图形一一对应；

基于所述第一对位图形和所述第二对位图形，测量所述第一膜层与所述外延片的对位精度。

可选的，所述提供一外延片，所述外延片上设置有多个第一对位图形；任一所述第一对位图形包括对位标记点，以及从所述对位标记点延伸出的多条刻度标记线，包括：

提供一所述外延片，以及具有所述第一对位图形的第一掩膜版；

基于所述第一掩膜版对所述外延片进行刻蚀处理，以使所述外延片的一侧表面形成多个所述第一对位图形；任一所述第一对位图形包括所述对位标记点，以及从所述对位标记点延伸出的多条所述刻度标记线。

可选的，所述在所述外延片具有所述第一对位图形的一侧形成第一膜层，所述第一膜层上设置有多个第二对位图形，所述第一对位图形和所述第二对位图形一一对应，包括：

在所述外延片具有所述第一对位图形的一侧形成第一膜层；

提供一具有所述第二对位图形的第二掩膜版；

基于所述第二掩膜版对所述第一膜层进行刻蚀处理，以使所述第一膜层上形成多个所述第二对位图形，所述第一对位图形和所述第二对位图形一一对应。

可选的，所述测量方法还包括：

在所述第一膜层背离所述外延片的一侧形成第二膜层，所述第二膜层上设置有多个第三对位图形；其中，所述第三对位图形与所述第一对位图形一一对应；