[发明专利]半导体封装结构及其形成方法

权利要求书

1.一种半导体封装结构，其特征在于，包括：

下线路层，包括高密度线路区和低密度线路区，所述高密度线路区的I/O密度大于所述低密度线路区的I/O密度，所述高密度线路区的I/O界面低于所述低密度线路区的I/O界面；

上线路层，位于所述下线路层上方，所述上线路层包括电连接到所述低密度线路区的I/O的第一贯通孔，所述上线路层还包括电连接到所述高密度线路区的I/O的第二贯通孔。

2.根据权利要求1所述的半导体封装结构，其特征在于，

所述第一贯通孔的上表面与所述第二贯通孔的上表面共平面。

3.根据权利要求1所述的半导体封装结构，其特征在于，

所述下线路层还包括位于所述高密度线路区下方的桥接芯片。

4.根据权利要求1所述的半导体封装结构，其特征在于，还包括基板，所述基板具有空腔，所述下线路层的所述高密度线路区位于所述基板的所述空腔中。

5.根据权利要求4所述的半导体封装结构，其特征在于，

所述低密度线路区具有介电层，所述介电层延伸到所述基板的所述空腔中，所述高密度线路区位于所述空腔中的所述介电层之间。

6.根据权利要求1所述的半导体封装结构，其特征在于，还包括：

中间层，位于所述上线路层和所述下线路层之间并且接合所述上线路层和所述下线路层，所述第一贯通孔和所述第二贯通孔穿过所述中间层而分别电连接至所述低密度线路区和所述高密度线路区。

7.根据权利要求1所述的半导体封装结构，其特征在于，

所述第二贯通孔的高度大于所述第一贯通孔的高度。

8.根据权利要求1所述的半导体封装结构，其特征在于，

所述第二贯通孔与所述高密度线路区的I/O的接触面小于所述第一贯通孔与所述低密度线路区的I/O的接触面。

9.根据权利要求1所述的半导体封装结构，其特征在于，还包括：

第一芯片和第二芯片，位于所述上线路层上方，所述高密度线路区位于所述第一芯片和所述第二芯片之间的间隔下方。

10.一种形成半导体封装结构的方法，其特征在于，包括：

提供具有空腔的基板；

将高密度线路区放置在所述空腔内，并在所述空腔外的基板上形成低密度线路区；

在所述基板上方贴附上线路层；

形成穿过所述上线路层而电连接到所述高密度线路区和所述低密度线路区的贯通孔，其中，所述高密度线路区的I/O密度大于所述低密度线路区的I/O密度。

11.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，在将高密度线路区放置在所述空腔内之前，还包括：

将所述高密度线路区形成在桥接芯片上。

12.根据权利要求11所述的形成半导体封装结构的方法，其特征在于，将所述高密度线路区形成在桥接芯片上，包括：

在载板上形成覆盖所述载板的介电层和位于所述介电层中的导电线路，以形成高密度线路区；

对所述高密度线路区和所述载板进行切割，而形成单个的位于桥接芯片上的所述高密度线路区。

13.根据权利要求10所述的形成半导体封装结构的方法，其特征在于，在将高密度线路区放置在所述空腔内之后，所述高密度线路区与所述空腔的侧壁之间具有间隔。

14.根据权利要求13所述的形成半导体封装结构的方法，其特征在于，形成所述低密度线路区，包括：

在所述空腔外的所述基板上并且在所述间隔内形成所述低密度线路区的介电层；

在所述介电层中形成导电线路，以形成所述低密度线路区。