“吕文隆”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果163个，建议您升级VIP下载更多相关专利

[实用新型]半导体封装装置-CN202320153957.4有效
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2023-01-29 - 公布日： 2023-10-27 - 主分类号： H01L23/538 文献下载
摘要：本申请提出了一种半导体封装装置，包括：主动面相向设置的第一芯片与第二芯片，以及设置于所述第一芯片与所述第二芯片之间的重布线层，所述重布线层中包括堆叠通孔，所述堆叠通孔电性连接所述第一芯片与所述第二芯片。本申请取得的有益效果包括：第一方面，移除了第一芯片和第二芯片之间的间隙，解决了应力导致线路裂纹的问题；第二方面，第一芯片和第二芯片透过堆叠通孔直上直下传递信号，可以缩短电信号路径，提高电性能；第三方面，还可以借由堆叠通孔在堆叠过程中的偏移拉开焊料凸块的间距，以此避免焊料桥接的风险。
半导体封装装置

[实用新型]半导体封装装置-CN202320147933.8有效
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2023-02-01 - 公布日： 2023-10-27 - 主分类号： H01L23/538 文献下载
摘要：本申请提出了一种半导体封装装置，包括：底层重布线层；第一芯片，其主动面设置有第一重布线层，且以主动面朝上设置在所述底层重布线层上；第二芯片，其主动面设置有第二重布线层，且以主动面朝上设置在所述底层重布线层上；所述第一芯片和所述第二芯片分别通过打线电性连接所述底层重布线层。本申请通过在第一芯片的主动面和第二芯片的主动面上分别设置彼此独立的第一重布线层和第二重布线层，以此，重布线层的范围仅限于各个芯片表面区域内，可以避免重布线层因CTE不匹配的应力累积于芯片之间的间隙，借此消除连续、大面积的重布线层的应力累积，有助于改善重布线层的翘曲及其延伸的线路裂纹、焊料变形裂纹等问题。
半导体封装装置

[实用新型]半导体封装装置-CN202320391869.8有效
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2023-03-06 - 公布日： 2023-10-27 - 主分类号： H01L23/538 文献下载
摘要：本申请提出了一种半导体封装装置，包括：导线结构，具有第一表面以及与所述第一表面相对的第二表面；多个第一焊垫，设置在所述第一表面上；多个第二焊垫，设置在所述第二表面上；第一电子元件，电连接于所述第一焊垫；第二电子元件，电连接于所述第二焊垫；沟槽，形成于所述导线结构，并由所述第一表面延伸至所述第二表面；多条迹线，延伸于所述沟槽的内侧，所述迹线分别电连接所述第一焊垫与所述第二焊垫。本申请通过在导线结构上设置沟槽，利用沟槽内侧的迹线来电连接导线结构两侧的电子元件，由于迹线的线宽和线距可以达到精细线路的等级要求，以此可以减少占用布线空间，减少制程，降低成本。
半导体封装装置

[实用新型]半导体封装结构-CN202320153726.3有效
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2023-01-28 - 公布日： 2023-09-05 - 主分类号： H01L23/498 文献下载
摘要：本实用新型提供了一种半导体封装结构，包括：半导体衬底；电子集成电路，设置在半导体衬底上方，电子集成电路的第一有源面朝向半导体衬底；第一电连接件，位于半导体衬底和电子集成电路的第一有源面之间并且电连接半导体衬底和第一有源面；光子集成电路，叠置在电子集成电路上，光子集成电路的第二有源面朝向半导体衬底；引线，电连接第一有源面和第二有源面。本实用新型的目的在于提供一种半导体封装结构，以实现更短的电路路径。
半导体封装结构

[实用新型]封装结构-CN202320042508.2有效
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2023-01-06 - 公布日： 2023-07-11 - 主分类号： H01L23/538 文献下载
摘要：本申请公开了一种封装结构，该封装结构包括：第一芯片和第二芯片，横向间隔设置；第一重分布层，电连接第一芯片；第二重分布层，电连接第二芯片，其中，第一重分布层的介电层的远离第一芯片的一侧与第二重分布层的介电层的远离第二芯片的一侧位于同一水平高度；打线，通过第一重分布层和第二重分布层之中的至少一者电连接第一芯片与第二芯片。上述技术方案，至少能够缩短芯片间的电性路径长度，有利于小型化封装结构。
封装结构

[发明专利]半导体封装装置及其制造方法-CN201810182192.0有效
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2018-03-06 - 公布日： 2023-07-04 - 主分类号： H01L23/485 文献下载
摘要：一种半导体封装装置包含互连结构、电子组件、封装体及电触点。介电层具有顶部表面及底部表面。所述介电层界定从所述底部表面延伸到所述介电层中的空腔。图案化导电层安置在所述介电层的所述顶部表面上。导电垫至少部分地安置在所述空腔内且电连接到所述图案化导电层。所述导电垫包含第一金属层及第二金属层。所述第二金属层安置在所述第一金属层上且沿着所述第一金属层的侧表面延伸。所述电子组件电连接到所述图案化导电层。所述封装体覆盖所述电子组件及所述图案化导电层。所述电触点电连接到所述导电垫。
半导体封装装置及其制造方法

[发明专利]电容器结构-CN201810288103.0有效
发明人：李旗章;吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2018-04-03 - 公布日： 2023-06-30 - 主分类号： H10N97/00 文献下载
摘要：一种电容器结构包含第一导电层、第一绝缘层、第一电介质层和第二导电层。所述第一导电层包含第一导电材料。所述第一绝缘层邻近于所述第一导电层与所述第一导电层设置在相同平面中。所述第一电介质层位于所述第一导电层和所述第一绝缘层上。所述第二导电层位于所述第一电介质层上，并且包含第二导电材料。所述第一导电材料不同于所述第二导电材料。
电容器结构

[实用新型]半导体封装装置-CN202223091042.X有效
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2022-11-17 - 公布日： 2023-06-06 - 主分类号： H01L25/16 文献下载
摘要：本申请提供了一种半导体封装装置，该半导体封装装置的一个实施方式包括：第一芯片和第二芯片，水平并排设置；第一打线，两端分别电连接第一芯片和第二芯片；线路结构，同时覆盖第一芯片和第二芯片，线路结构具有远离第一芯片和第二芯片的第一表面，第一表面和第一芯片主动面之间的垂直距离与第一表面和第二芯片主动面之间的垂直距离不同；保护层，包覆第一芯片、第二芯片、第一打线和线路结构。从而，通过设计对于厚度不同的第一芯片和第二芯片，利用第一打线电性连接第一芯片和第二芯片，降低了第一芯片和第二芯片之间的电信号传输路径。
半导体封装装置

[发明专利]半导体封装装置及其制造方法-CN202111327365.1在审
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-11-10 - 公布日： 2023-05-16 - 主分类号： H01L23/498 文献下载
摘要：本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：第一基板；第二基板，设置在第一基板上并且具有开孔；模塑材，设置在第二基板上以及第二基板和第一基板之间；第一芯片，设置在模塑材上；第一连接线，被模塑材包覆并且穿过第二基板的开孔，第一连接线的第一端与第一芯片电连接。该半导体封装装置及其制造方法能够减小封装结构中的电连接部位对第二基板的占用面积，使得第二基板上的开孔具有足够大的尺寸以保证模流顺利通过，有利于保证模塑效果，提高产品良率。
半导体封装装置及其制造方法

[发明专利]半导体封装装置及其制造方法-CN202111337416.9在审
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-11-08 - 公布日： 2023-05-09 - 主分类号： G02B6/42 文献下载
摘要：本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：光纤阵列元件；集成光路芯片，设置在光纤阵列元件的第一侧；反射面，设置在光纤阵列元件的第一侧并且位于集成光路芯片的上方，其中，反射面相对于光纤阵列元件或者集成光路芯片的角度可调节。该半导体封装装置能够在半导体封装装置制造完成后对光纤阵列元件和集成光路芯片之间的光路进行微调，有利于提高半导体封装装置的耦光效率。
半导体封装装置及其制造方法

[发明专利]半导体封装结构及其形成方法-CN202111288436.1在审
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-11-02 - 公布日： 2023-05-09 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及一种半导体封装结构及其形成方法。该半导体封装结构包括：基板；位于基板上的线路层，线路层的部分侧壁处设置有反射层；光纤阵列，与反射层间隔开的相对设置；光集成电路，部分地位于线路层上方，并且光集成电路的部分下表面位于反射层上方，以在光纤阵列与光集成电路的部分下表面之间经由反射层形成光传输路径。
半导体封装结构及其形成方法

[发明专利]半导体封装结构及其形成方法-CN202111299642.2在审
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-11-04 - 公布日： 2023-05-09 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及一种半导体封装结构及其形成方法。该半导体封装结构包括：基板；位于基板上方的第一芯片和第二芯片，并且第一芯片和第二芯片之间具有间隔；第一重布线层，位于间隔上，并与第一芯片和第二芯片电性连接。
半导体封装结构及其形成方法

[发明专利]半导体封装装置及其制造方法-CN202111295039.7在审
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-11-03 - 公布日： 2023-05-09 - 主分类号： H01L25/18 文献下载
摘要：本公开涉及半导体封装装置及其制造方法，该半导体封装装置包括：第一线路层，具有第一表面；第二线路层，设置于所述第一表面，并设置有第一倾斜部；第一电子元件，主动面设置于所述第一倾斜部，非主动面设置有第一反射层；第二电子元件，相邻所述第一电子元件设置于所述第一表面；第三电子元件，设置于所述第二线路层上，并对应所述第一反射层；所述第二电子元件输出的光线能够经所述第一反射层反射至所述第三电子元件。
半导体封装装置及其制造方法

[发明专利]半导体封装装置及其制造方法-CN201810113344.1有效
发明人：方仁广;吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2018-02-05 - 公布日： 2023-04-28 - 主分类号： H01L21/67 文献下载
摘要：一种半导体装置封装包含：电子组件；第一组导电线，其电连接到所述电子组件；及绝缘层，其环绕所述第一组导电线。所述绝缘层暴露所述第一组所述导电线的部分。所述绝缘层缺少填料。
半导体封装装置及其制造方法

[发明专利]半导体封装结构及其形成方法-CN202111228784.X在审
发明人： 吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-10-21 - 公布日： 2023-04-25 - 主分类号： H01L23/13 文献下载
摘要：本发明涉及一种半导体封装结构及其形成方法。该半导体封装结构包括：基板，基板中具有空腔；扇出层，位于基板上方；第一芯片，连接于扇出层下方并且内埋于基板的空腔中；其中，基板与扇出层之间通过第一贯穿通孔直接电连接。
半导体封装结构及其形成方法

1
2
3
4
5
6
7
8
9
10
11
下一页»
尾页
共 163 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top