[发明专利]半导体封装结构及其制造方法在审
| 申请号: | 202110851757.1 | 申请日: | 2021-07-27 |
| 公开(公告)号: | CN114068508A | 公开(公告)日: | 2022-02-18 |
| 发明(设计)人: | 许哲玮 | 申请(专利权)人: | 恒劲科技股份有限公司 |
| 主分类号: | H01L25/16 | 分类号: | H01L25/16;H01L23/485;H01L21/60 |
| 代理公司: | 北京汇智英财专利代理事务所(普通合伙) 11301 | 代理人: | 张玮玮 |
| 地址: | 中国台湾新竹县*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 封装 结构 及其 制造 方法 | ||
1.一种半导体封装结构,其特征在于,包括:
一第一介电层,具有相对设置的一第一表面及一第二表面;
一第一图案化导电层,设置于该第一介电层的该第二表面;
一整合芯片,嵌设于该第一介电层中,包括:
一控制芯片,具有一主动面及一背面,该背面朝向该第一介电层的该第二表面;以及
一第一功率芯片,为一高端场效晶体管芯片,且具有设置有一第一电极布局的一第一正面,并且具有设置有一第二电极布局的一第一背面,且该第一功率芯片以该第二电极布局通过一第一导电黏着部电性连接及黏着于该第一图案化导电层;
一第二功率芯片,为嵌设于该第一介电层中的一低端场效晶体管芯片,且具有设置有一第三电极布局的一第二正面,并且具有设置有一第四电极布局的一第二背面,且该第二功率芯片以该第四电极布局通过一第二导电黏着部电性连接及黏着于该第一图案化导电层;
一第二图案化导电层,设置于该第一介电层的该第一表面,通过多个第一导电连接组件分别与该第一功率芯片的该第一电极布局及该第二功率芯片的该第三电极布局电性连接;
多个第二导电连接组件,电性连接于该第一图案化导电层与该第二图案化导电层之间;以及
一增层线路结构,设置于该第一介电层的该第一表面,并且与该第二图案化导电层电性连接。
2.如权利要求1所述的半导体封装结构,其特征在于,该第一功率芯片的该第一电极布局相同于该第二功率芯片的该第三电极布局而分别包括一闸极及一源极,并且该第一功率芯片的该第二电极布局相同于该第二功率芯片的该第四电极布局而分别包括一汲极。
3.如权利要求2所述的半导体封装结构,其特征在于,该第一功率芯片的该源极通过该第一导电连接组件的其中一个、该第二图案化导电层、该第二导电连接组件的其中一个、该第一图案化导电层及该第一导电黏着部而与该第二功率芯片的该汲极电性连接。
4.如权利要求1所述的半导体封装结构,其特征在于,该第一功率芯片的该第一电极布局相同于该第二功率芯片的该第四电极布局而分别包括一闸极及一源极,并且该第一功率芯片的该第二电极布局相同于该第二功率芯片的该第三电极布局而分别包括一汲极。
5.如权利要求4所述的半导体封装结构,其特征在于,该第一功率芯片的该源极通过该第一导电连接组件的其中两个以及该第二图案化导电层,而与该第二功率芯片的该汲极电性连接。
6.如权利要求1所述的半导体封装结构,其特征在于,该控制芯片为一驱动芯片并且该主动面设置至少一连接垫,该第二图案化导电层通过该第一导电连接组件的其中一个而与该连接垫电性连接。
7.如权利要求1所述的半导体封装结构,其特征在于,该增层线路结构至少包括:
一第二介电层,具有相对设置的一第三表面及一第四表面,且以该第四表面与该第一介电层的该第一表面连接;以及
一第三图案化导电层,设置于该第二介电层的该第三表面,通过多个第三导电连接组件而与该第二图案化导电层电性连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恒劲科技股份有限公司,未经恒劲科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110851757.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





