[发明专利]半导体元件与其制作方法

说明书

一种半导体元件与其制作方法，半导体元件包含：导电特征、设置于导电特征上方的介电层、以及延伸穿透介电层的接触特征。接触特征具有上部与下部。上部是以间隔层从介电层分离。下部是电性地耦接至导电特征并且与介电层接触。

技术领域

本揭露是关于一种半导体元件，特别是关于一种半导体元件的接触特征，以及此半导体元件的制作方法。

背景技术

半导体工业在追求更高的元件密度且更低的成本的方面上已取得了显著的进步。在半导体元件发展的过程中，功能密度(例如：晶片单位面积的相互连接的导电特征数量)通常增加了，而几何尺寸却减小了。这种尺寸微缩的过程通常是通过提高生产效率且降低相关成本来提供效益。然而，增加的功能密度增加了半导体元件的复杂性，例如：通过减小相邻导电特征之间的距离。当相邻导电特征之间的距离减小时，可能难以形成用于每一导电特征的接触特征。例如：接触特征之间的距离通常根据相邻导电特征之间的距离减小而减小，此可能显著地增加接触特征短路的可能性。

因此，有必要改善接触特征且改善其形成的方法。

发明内容

本揭露的一态样是提供一种半导体元件，包含：第一导电特征、设置于第一导电特征上方的第一介电层、以及延伸穿透第一介电层且电性地耦接至第一导电特征的第一接触特征。其中第一接触特征的上部是通过第二介电层侧向地从第一介电层的第一内侧壁分离，且第一接触特征的下部是与第一介电层的第一内侧壁接触。

本揭露的另一态样是提供一种半导体元件，包含：导电特征、设置于导电特征上方的介电层、以及延伸穿透介电层的接触特征；其中接触特征具有上部及下部，上部是以间隔层来从介电层分离，下部是电性地耦接至导电特征且与介电层接触。

本揭露的又一态样是提供一种制作半导体元件的方法，包含：凹陷(recessing)设置于导电特征上方的第一介电层的上部；以第二介电层填充此凹陷的上部，以形成嵌入在第二介电层中的孔洞；蚀刻第二介电层与第一介电层以形成接触孔，此接触孔使用此孔洞暴露出导电特征的至少一部分，以使至少接触孔的下部与导电特征垂直地对齐；以及以导电材料填充接触孔，以形成电性地耦接至导电特征的接触特征。

附图说明

根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。

图1是根据一些实施例所绘示的用于形成半导体元件的例示性的方法的流程图；

图2至图7是根据一些实施例所绘示的各种制造阶段期间的例示性的半导体元件的剖面视图，其是由图1的方法所制作；

图8A是根据一些实施例所绘示的包含一或多个接触特征的例示性的半导体元件，其是由图1的方法所制作；

图8B是根据一些实施例所绘示的图8A的半导体元件的相对应俯视图；

图9A是根据一些实施例所绘示的包含一或多个接触特征的另一例示性的半导体元件，其是由图1的方法所制作；

图9B是根据一些实施例所绘示的图9A的半导体元件的相对应俯视图；

图10A是根据一些实施例所绘示的包含一或多个接触特征的又一例示性的半导体元件，其是由图1的方法所制作；

图10B是根据一些实施例所绘示的图10A的半导体元件的相对应俯视图；

图11A是根据一些实施例所绘示的包含一或多个接触特征的又一例示性的半导体元件，其是由图1的方法所制作；

图11B是根据一些实施例所绘示的图11A的半导体元件的相对应俯视图；

图12是根据一些实施例所绘示的接触特征的例示性的俯视图，其是由图1的方法所制作；