[发明专利]半导体存储装置

说明书

实施方式提供高速动作的半导体存储装置。实施方式的半导体存储装置具备：第1芯片，具备半导体基板、多个晶体管、第1布线及多个第1贴合电极；以及第2芯片，具备存储单元阵列及多个第2贴合电极。第1芯片或第2芯片具备多个接合焊盘电极。多个第2贴合电极包括：多个第3贴合电极，从第1方向观察时与存储单元阵列重叠，设在存储单元阵列与多个晶体管之间的电流路径中；以及多个第4贴合电极，不设在这样的电流路径中。第1布线不经由任何的晶体管而与多个接合焊盘电极的任一个接合焊盘电极电连接，并且不经由任何的晶体管而与多个第4贴合电极中的至少一个电连接。

关联申请

本申请以日本专利申请第2020－139279号(申请日：2020年8月20日)为基础申请而主张优先权。本申请通过参照该基础申请而包含该基础申请的全部内容。

技术领域

本实施方式涉及半导体存储装置。

背景技术

已知有具备第1芯片和第2芯片的半导体存储装置，所述第1芯片具备半导体基板、多个晶体管及多个第1贴合电极，所述第2芯片具备存储单元阵列及贴合在多个第1贴合电极上的多个第2贴合电极。

发明内容

实施方式提供一种以高速动作的半导体存储装置。

有关一技术方案的半导体存储装置具备：第1芯片，具备半导体基板、多个晶体管、第1布线及多个第1贴合电极；以及第2芯片，具备存储单元阵列及被贴合于多个第1贴合电极的多个第2贴合电极。第1芯片及第2芯片中的一个芯片具备能够与接合线连接的多个接合焊盘电极。多个第2贴合电极包括：多个第3贴合电极，设置在从与上述半导体基板的表面交叉的第1方向观察时与上述存储单元阵列重叠的位置，并且设置在上述存储单元阵列与上述多个晶体管之间的电流路径中；以及多个第4贴合电极，设置在从上述第1方向观察时与上述存储单元阵列重叠的位置，并且没有设置在上述存储单元阵列与上述多个晶体管之间的电流路径中。上述第1布线不经由上述多个晶体管的任一个晶体管而与上述多个接合焊盘电极的任一个接合焊盘电极电连接，并且不经由上述多个晶体管的任一个晶体管而与上述多个第4贴合电极中的至少一个第4贴合电极电连接。

有关一技术方案的半导体存储装置具备：第1芯片，具备半导体基板、多个晶体管、第1布线及多个第1贴合电极；以及第2芯片，具备存储单元阵列及被贴合于多个第1贴合电极的多个第2贴合电极。第1芯片及第2芯片中的一个芯片具备能够与接合线连接的多个接合焊盘电极。多个第2贴合电极包括：多个第3贴合电极，设置在从与上述半导体基板的表面交叉的第1方向观察时不与上述存储单元阵列重叠且与上述多个接合焊盘电极中的某个接合焊盘电极重叠的位置；以及多个第4贴合电极，设置在从上述第1方向观察时不与上述存储单元阵列重叠且与上述多个接合焊盘电极中的哪个接合焊盘电极都不重叠的位置。上述第1布线不经由上述多个晶体管的任一个晶体管而与上述多个接合焊盘电极的任一个接合焊盘电极电连接，并且不经由上述多个晶体管的任一个晶体管而与上述多个第4贴合电极中的至少一个第4贴合电极电连接。

有关一技术方案的半导体存储装置具备：第1芯片，具备半导体基板、多个晶体管、第1布线及多个第1贴合电极；以及第2芯片，具备存储单元阵列及被贴合于多个第1贴合电极的多个第2贴合电极。第1芯片及第2芯片中的一个芯片具备能够与接合线连接的多个接合焊盘电极。第1布线不经由多个晶体管的任一个晶体管而与多个接合焊盘电极的任一个接合焊盘电极电连接，并且不经由多个晶体管的任一个晶体管而与多个第1贴合电极及多个第2贴合电极中的不位于第1布线与接合焊盘电极之间的电流路径中的贴合电极电连接。

附图说明

图1是表示有关第1实施方式的存储系统10的结构的示意性的框图。

图2是表示该存储系统10的结构例的示意性的侧视图。

图3是表示该结构例的示意性的俯视图。

图4是表示有关第1实施方式的存储器裸片(memory die)MD的结构的示意性的立体图。