[发明专利]一种半导体结构及其制作方法

说明书

本公开是关于一种半导体结构及其制作方法，其中，半导体结构包括：衬底；电容接触结构，位于衬底内，电容接触结构具有容置部，容置部包括容置体和至少一个容置口；电容结构，包括下电极，下电极包括至少一个插入部，插入部与容置口对应设置，插入部位于容置口中，容置体与插入部连接。本公开中，电容结构与电容接触结构形成插入式连接，增加了电容结构与电容接触结构的接触面积，提升了电容结构与电容接触结构之间的连接可靠性，同时，提高了电容结构的稳定性。

技术领域

本公开涉及半导体领域，本公开实施例涉及但不限于一种半导体结构及其制作方法。

背景技术

DRAM(Dynamic Random Access Memory，动态随机存取存储器)的发展趋势是增加DRAM集成电路的密度(density)。然而，随着半导体元件的集成性越高，DRAM存储单元中的电容结构的尺寸也变得越来越小，导致电容结构的连接效果变差，同时也带来电容结构的稳定性问题。

发明内容

本公开实施例提供了一种半导体结构及其制作方法，以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

根据本公开实施例的第一方面，提供了一种半导体结构，包括：

衬底；

电容接触结构，位于所述衬底内，所述电容接触结构具有容置部，所述容置部包括容置体和至少一个容置口；

电容结构，包括下电极，所述下电极包括至少一个插入部，所述插入部与所述容置口对应设置，所述插入部位于所述容置口中，所述容置体与所述插入部连接。

可选的，所述下电极还包括主体部，所述主体部位于所述插入部的上方并与所述插入部连为一体，所述主体部的宽度大于所述插入部的宽度。

可选的，所述主体部与所述容置部的顶面接触，且所述主体部和所述容置部的外周对齐连接。

可选的，所述主体部的外周在所述衬底表面上的投影包覆所述容置部的外周在所述衬底表面上的投影。

可选的，所述电容接触结构还包括连接部和底部，所述连接部位于所述容置部和所述底部之间，且所述容置部和所述底部分别位于所述连接部的两侧。

可选的，所述主体部在所述衬底表面上的投影包覆所述容置部以及所述底部在所述衬底表面上的投影。

可选的，还包括：

第一支撑层，位于所述衬底表面，所述下电极穿过所述第一支撑层并与所述电容接触结构连接；

阻挡层，所述阻挡层包覆所述下电极的至少部分表面。

可选的，所述电容结构还包括电容介质层和上电极，所述电容介质层覆盖所述下电极的至少部分表面，所述上电极覆盖所述电容介质层的表面。

可选的，所述电容接触结构包括多个所述容置口，所述下电极包括多个所述插入部，所述插入部和所述容置口数量相同且一一对应。

根据本公开实施例的第二方面，提供一种半导体结构的制作方法，所述方法包括：

提供衬底；

在所述衬底内形成具有容置部的电容接触结构，所述容置部包括容置体和至少一个容置口；

在所述容置口中形成填充层；

在所述衬底和所述填充层上形成叠层结构；

在所述叠层结构中形成电容孔，所述电容孔暴露出所述电容接触结构和所述填充层；

去除所述填充层以暴露所述容置口；

在所述电容孔和所述容置口内形成下电极；