[发明专利]存储器单元、非易失性半导体存储装置及非易失性半导体存储装置的制造方法

说明书

本发明所涉及的存储器单元(MC)中，即使提高鳍部(S2)内的杂质浓度来在鳍部(S2)表面使漏极区域(12a)和源极区域(12b)靠近以实现小型化，通过选定鳍部(S2)的形状，从而也能够使存储器栅极(MG)与鳍部(S2)之间的电位差变小，抑制干扰的发生，由此，存储器单元(MC)能够实现小型化的同时，抑制干扰的发生。

本申请是原申请号为201680029797.5(PCT/JP2016/086355号进入中 国国家阶段申请)、原申请日为2016年12月07日、原发明名称为“存 储器单元、非易失性半导体存储装置及非易失性半导体存储装置的制造 方法”的分案申请。

技术领域

本发明涉及一种存储器单元、非易失性半导体存储装置及非易失性 半导体存储装置的制造方法。

背景技术

现有技术中，特开2011-129816号公报(专利文献1)中公开有一种 在两个选择栅极构造体之间配置有存储器栅极构造体的存储器单元(专 利文献1，参照图15)。实际上，该存储器单元包括连接有位线的漏极区 域和连接有源极线的源极区域，在所述漏极区域与源极区域之间的半导 体基板上，依次配置形成有第一选择栅极构造体、存储器栅极构造体及 第二选择栅极构造体。具有这种结构的存储器单元中，在存储器栅极构 造体上设置有由绝缘材料包围的电荷存储层，通过向所述电荷存储层注 入电荷来写入数据，或者通过抽出电荷存储层的电荷来擦除数据。

实际上，在这种存储器单元中，向电荷存储层注入电荷时，在与源 极线连接的第二选择栅极构造体中阻断电压，同时通过第一选择栅极构 造体向存储器栅极构造体的沟道层施加来自位线的低电压的位电压。此 时，存储器栅极构造体中，在存储器栅极上施加有高电压的存储器栅电 压，通过基于位电压与存储器栅电压之间的电压差产生的量子隧道效应， 向电荷存储层注入电荷。

在由具有这种结构的多个存储器单元以矩阵状配置的非易失性半导 体存储装置中，向各存储器栅极施加电压的存储器栅极线由多个存储器 单元共用，因此为了向预定的存储器单元的电荷存储层注入电荷而向存 储器栅极线施加高电压的电荷存储栅电压时，也会向共用所述存储器栅 极线的其他存储器单元的存储器栅极施加高电压的电荷存储栅电压。

因此，在不向电荷存储层注入电荷的存储器单元中，例如向存储器 栅极构造体的沟道层施加高电压的位电压，使得存储器栅极与沟道层的 电压差变小，从而即使向存储器栅极线施加高电压的电荷存储栅电压， 也能够阻止向电荷存储层的电荷的注入。

现有技术文献

专利文献

专利文献1：特开2011-129816号公报

发明内容

发明要解决的课题

但是，在不向电荷存储层注入电荷的存储器单元中，当高电压的电 荷存储栅电压被施加到存储器栅极线时，不能仅阻止向电荷存储层的电 荷的注入，此时，不期望的电荷会注入到电荷存储层，导致电荷存储层 的电荷存储状态变动的现象(以下，称其为干扰)发生，因此需要采取 对策防止其发生。

此外，在这种非易失性半导体存储装置中，多个存储器单元以矩阵 状配置，因此即使对干扰而导致的不良现象采取对策的情况下，实现存 储器单元的小型化也是重要，以便在有限的面积内配置更多的存储器单 元。

因此，本发明是考虑以上的问题而提出的，其目的在于，提供一种 在实现小型化的同时能够抑制干扰的发生的存储器单元、非易失性半导 体存储装置及非易失性半导体存储装置的制造方法。

为解决课题的技术手段