[发明专利]易失性/非易失性SRAM器件在审
| 申请号： | 201580067948.1 | 申请日： | 2015-12-02 |
| 公开（公告）号： | CN107004445A | 公开（公告）日： | 2017-08-01 |
| 发明（设计）人： | 陈晓楠;Z·王;X·李 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C11/412 | 分类号： | G11C11/412;G11C14/00 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 陈炜,袁逸 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种操作静态随机存取存储器(SRAM)存储元件的方法包括在掉电事件之前将一值编程到该SRAM存储元件。该方法进一步包括响应于在掉电事件之后在SRAM存储元件处的上电事件，增加SRAM存储元件的电源电压并感测SRAM存储元件的状态，以确定在掉电事件之前被编程到SRAM存储元件的值。在一特定示例中，一种装置包括SRAM存储元件以及耦合到该SRAM存储元件的控制电路系统。该控制电路系统可被配置成将值编程到SRAM存储元件，增加电源电压，并感测SRAM存储元件的状态以确定在掉电事件之前被编程到SRAM存储元件的值。 | ||
| 搜索关键词： | 易失性 非易失性 sram 器件 | ||
【主权项】：
一种操作静态随机存取存储器(SRAM)存储元件的方法，所述方法包括：在掉电事件之前将一值编程到所述SRAM存储元件；以及响应于在所述掉电事件之后在所述SRAM存储元件处的上电事件：增加所述SRAM存储元件的电源电压；以及感测所述SRAM存储元件的状态以确定在所述掉电事件之前被编程到所述SRAM存储元件的所述值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580067948.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 存储器装置-201910280087.5
- 林洋绪;郑基廷 - 台湾积体电路制造股份有限公司
- 2019-04-09 - 2019-10-22 - G11C11/412
- 本揭露提供一种存储器装置包括以具有多个行及多个列的阵列排列的多个存储单元。第一字线连接到阵列的第一行的第一多个存储单元，且第二字线连接到阵列的第一行的第二多个存储单元。在一些实例中，所述多个存储单元被排列在衬底中或衬底上，并且第一字线形成在衬底的第一层中且第二字线形成在衬底的第二层中。
- 具有静态随机存取存储器的三维存储器件的数据缓冲操作-201980000881.8
- 李跃平;万维俊;侯春源 - 长江存储科技有限责任公司
- 2019-05-17 - 2019-10-11 - G11C11/412
- 三维(3D)存储器件的实施例包括：具有多页的3D NAND存储器阵列；以及耦合到同一芯片上的存储器阵列并且被配置为对主机和存储器阵列之间的多批程序数据进行缓冲的管芯上数据缓冲器。所述管芯上数据缓冲器可以包括SRAM单元。所述3D存储器件还包括耦合到同一芯片上的所述管芯上数据缓冲器的控制器。所述控制器可以被配置为接收用于执行页中的存储器单元上的第一遍程序和第二遍程序的控制指令。所述控制器还可以被配置为将来自主机的用于第一遍程序的第一程序数据和用于第二遍程序的第二程序数据缓冲到所述管芯上数据缓冲器中以及检索来自所述管芯上数据缓冲器的所述第一程序数据。
- 一种基于FinFET器件的全摆幅单端读存储单元-201710462410.1
- 胡建平;杨会山 - 宁波大学
- 2017-06-19 - 2019-09-10 - G11C11/412
- 本发明公开了一种基于FinFET器件的全摆幅单端读存储单元，包括写字线、写位线、反相写位线、读字线、读位线、第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管和第九FinFET管，第一FinFET管、第二FinFET管和第七FinFET管分别为低阈值的P型FinFET管，第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和第九FinFET管分别为为低阈值的N型FinFET管，第八FinFET管为高阈值的N型FinFET管；优点是在不影响电路功能的情况下，延时、功耗和功耗延时积均较小，读操作时数据不会出错，电路稳定性较高。
- 一种隧穿场效应晶体管静态随机存储器单元的电路结构-201910355122.5
- 吴秀龙;杨州;蔺智挺;彭春雨;黎轩;卢文娟;陈军宁 - 安徽大学
- 2019-04-29 - 2019-08-30 - G11C11/412
- 本发明公开了一种隧穿场效应晶体管静态随机存储器单元的电路结构，包括8个N型隧穿场效应晶体管(NTFET)和4个P型隧穿场效应晶体管(PTFET)，在工作电压下为0.6V时，该结构通过读写分离结构增强了TFET SRAM的读能力，通过采用写辅助管提高写能力并降低了写功耗，又消除了TFET做SRAM传输管时出现的反向偏置电流问题，从而降低电路的静态功耗提高了电路的稳定性。
- 一种新型抗单粒子SRAM位单元-201710024711.6
- 周沈刚;李任伟;贾瑞 - 青岛专用集成电路设计工程技术研究中心
- 2017-01-13 - 2019-08-16 - G11C11/412
- 本发明公开了一种新型抗单粒子SRAM位单元，由NMOS反馈结构、PMOS反馈结构、传递结构、隔离结构与读写结构组成。本发明新型抗单粒子SRAM位单元只使用10个晶体管搭建即可实现：若仅单个存储点因单粒子而翻转，无论粒子影响时间，必定可以恢复；若两个第二存储点都因单粒子而翻转，同样可以恢复；每个存储点至少连接五个点，电容较大，翻转阈值大；电源与地之间最多串联一个PMOS和两个NMOS，压降小，可保证驱动能力；适用于传统6T位单元相同的读写电路，方便替代原有电路。
- 一种提高读噪声容限和写裕度的亚阈值SRAM存储单元电路-201710656313.6
- 贺雅娟;张九柏;张岱南;史兴荣;万晨雨;吴晓清;张波 - 电子科技大学
- 2017-08-03 - 2019-07-19 - G11C11/412
- 一种提高读噪声容限和写裕度的亚阈值SRAM存储单元电路，属于集成电路技术领域。本发明的电路中第一PMOS管MP1、第一NMOS管MN1、第三NMOS管MN3和第三PMOS管MP3构成第一反相器，第二PMOS管MP2、第二NMOS管MN2、第四NMOS管MN4和第四PMOS管MP4构成第二反相器，用于存储相反的数据，即存储点Q和存储点QB的数据；第七NMOS管MN7和第八NMOS管MN8用于控制读操作，第三NMOS管MN3、第三PMOS管MP3、第四NMOS管MN4、第四PMOS管MP4用于提高写能力。本发明改善了写数据的能力，使用新的写操作的方法，使得数据很容易写进单元中，大幅度提升了写裕度；同时本发明采用读写分离结构，使得读噪声容限达到最大化，本发明可以工作在亚阈值区，降低了功耗。
- SRAM存储单元电路-201910132681.X
- 郭桂良;赵佳宁;郭江飞;刘生有;韩荆宇;姜宇;来强涛 - 中国科学院微电子研究所
- 2019-02-22 - 2019-06-21 - G11C11/412
- 本发明提供一种SRAM存储单元电路，包括写入单元电路和读取单元电路，写入单元电路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，读取单元电路包括第三NMOS管和第四NMOS管；第一PMOS管的栅极与写入字线连接，漏极与写入位线连接，源极与控制节点连接；第二PMOS管的栅极与控制节点连接，漏极与存储节点连接，源极连接电源电压；第一NMOS管的栅极与存储节点连接，漏极与控制节点连接，源极接地；第二NMOS管的栅极与控制节点连接，漏极与存储节点连接，源极接地；第三NMOS管的栅极与存储节点连接，漏极与第四NMOS管的源极连接，源极接地；第四NMOS管的栅极与读取字线连接，漏极与读取位线连接。本发明能够降低SRAM存储单元电路的功耗以及位线对存储节点的电位影响。
- 一种支持列选结构的亚阈值10管存储单元-201910022574.1
- 温亮;吕建平;刘玉;孟春宁;张静;卢艳;漆世钱 - 中国人民武装警察部队海警学院
- 2019-01-10 - 2019-06-11 - G11C11/412
- 本发明公开了一种支持列选结构的亚阈值10管存储单元，包括位线、反相位线、字线、PMOS上拉管对、第一反相器、第二反相器、读电路和写电路，PMOS上拉管对包括第一PMOS管和第二PMOS管，第一反相器包括第三PMOS管和第一NMOS管，第二反相器包括第四PMOS管和第二NMOS管，读电路包括第三NMOS管和第四NMOS管，写电路包括第五NMOS管和第六NMOS管；优点是在执行读操作时不会出现读破坏现象，不会破坏它之前存储的数据，不存在半选择破坏问题。
- 存储器件-201510837492.4
- 穆罕默德·哈桑·陶菲魁;藤原英弘;廖宏仁;陈炎辉 - 台湾积体电路制造股份有限公司
- 2015-11-26 - 2019-06-11 - G11C11/412
- 本发明提供了一种存储器件，包括第一反相器、与第一反相器交叉耦合的第二反相器、访问单元和开关单元。将访问单元配置为根据由第一字线和第二字线提供的信号，使第一反相器的输出端放电并且对第二反相器的输出端充电。将开关单元配置为根据由第一字线提供的信号，使电源与第一反相器和第二反相器断开。
- 一种SRAM型FPGA片内跟踪环路单粒子翻转错误修复方法-201810557018.X
- 向锦志;崔嵬;杨焕全;周俊伟;吴嗣亮 - 北京理工大学
- 2018-06-01 - 2019-05-31 - G11C11/412
- 本发明公开了一种SRAM型FPGA片内跟踪环路单粒子翻转错误修复方法，相比于直接对三个跟踪环路输出结果直接进行三模表决的方法，可以避免单个跟踪环路出错后没有立即纠正，错误发生积累导致多个跟踪环路出错，进而不能输出正确结果的问题，确保三个跟踪环路的错误不会发生累积；同时，对出错的通道数据进行同步检错纠错，实现了对FPGA跟踪环路的无中断恢复设计，保证了三个跟踪环路工作状态的一致性；通过跟踪环路三模冗余设计以及利用对单粒子翻转不敏感的反熔丝型FPGA三模检错纠错电路，能可靠及时地发现跟踪环路的单粒子翻转错误。三模冗余与判决均采用FPGA软件实现，相比于FPGA硬三模实现方法，可以节省电路资源。
- 静态随机存取存储器(SRAM)阵列-201811099889.8
- 包家豪;林建隆;张峰铭;洪连嵘 - 台湾积体电路制造股份有限公司
- 2018-09-20 - 2019-04-05 - G11C11/412
- 一种静态随机存取存储器阵列。此静态随机存取存储器阵列包括第一位元单元阵列、第二位元单元阵列以及带状单元。第一位元单元阵列和第二位元单元阵列沿着第一方向设置。带状单元沿着第二方向设置，并且沿着第一方向位于第一位元单元阵列与第二位元单元阵列之间。带状单元包括H形N型井区、H形P型井区以及深N型井(DNW)区。H形N型井区和H形P型井区的每一者包括沿着第一方向延伸的两个带状部分和沿着第二方向延伸的连接部分。连接部分的两个末端与两个带状部分接触。深N型井区位于H形N型井区和H形P型井区下方。
- 具有垂直围栅MOSFET的SRAM单元-201410817643.5
- 廖忠志 - 台湾积体电路制造股份有限公司
- 2014-12-24 - 2019-04-05 - G11C11/412
- 本发明提供了一种静态随机存取存储器(SRAM)单元，包括第一边界和与第一边界相对且平行的第二边界、第一和第二上拉晶体管、与第一和第二上拉晶体管形成交叉锁存反相器的第一和第二下拉晶体管、以及第一和第二传输栅极晶体管。第一上拉晶体管和第二上拉晶体管、第一下拉晶体管和第二下拉晶体管、以及第一传输栅极晶体管和第二传输栅极晶体管中的每一个均包括作为第一源极/漏极区的底板、位于底板上方的沟道、以及位于沟道上方作为第二源极/漏极区的顶板。SRAM单元还包括第一、第二、第三和第四有源区，每个有源区均从第一边界延伸至第二边界。本发明还提供了一种静态随机存取存储器(SRAM)单元阵列。
- 用于从存储器位胞元读取数据的存储器系统和方法-201811143314.1
- F·I·阿塔拉;K·A·柏曼;D·J·W·昂基纳;郑志勋;H·H·阮 - 高通股份有限公司
- 2016-02-02 - 2019-03-08 - G11C11/412
- 本发明涉及用于从存储器位胞元读取数据的存储器系统和方法。已观察到，随着节点技术的大小按比例缩小，PFET驱动电流(即，驱动强度)超出用于类似尺寸的FET的N型FET NFET驱动电流。在这点上，在一个方面中，需要提供具有与NFET读取端口相对的PFET读取端口的存储器位胞元来增加对所述存储器位胞元的存储器读取时间，并且由此改进存储器读取性能。为了缓解或避免可能会在读取所述存储器位胞元时发生的读取扰乱条件，为具有PFET读取端口的存储器位胞元提供读取辅助电路。
- 存储器装置、半导体器件和电子装置-201610175017.X
- 小山润;山崎舜平 - 株式会社半导体能源研究所
- 2010-12-17 - 2019-01-08 - G11C11/412
- 一个目的是提供一种存储器装置，该存储器装置不需要复杂制造过程，并且其功率消耗能够得到抑制，以及一种包括存储器装置的半导体器件。一种解决方案是提供保持数据的电容器以及控制存储器元件的电容器中存储和释放电荷的开关元件。在存储器元件中，诸如倒相器或拍频倒相器之类的倒相元件包括将输入信号的相位倒相并且输出信号。对于开关元件，使用在沟道形成区中包括氧化物半导体的晶体管。在停止向倒相元件施加电源电压的情况下，数据存储在电容器中，使得甚至当停止向倒相元件施加电源电压时，数据也保持在电容器中。
- 具有互补非易失性电阻存储器元件的集成电路-201810461700.9
- R·G·什莫伦;R·库尼亚万;Y-S·何;A·L·李;J·T·瓦特;C·J·帕斯 - 英特尔公司
- 2018-05-15 - 2019-01-04 - G11C11/412
- 提供具有存储器元件的集成电路。存储器元件可包括以背靠背式配置或排队式配置耦合在一起的非易失性电阻元件。可在电阻元件上执行擦除、编程以及加裕度操作。每个电阻存储器元件可接收阳极端子或阴极端子上的正电压、地电压或负电压。
- 一种检测FPGA的时钟资源单粒子动态翻转的装置及方法-201810930782.7
- 孙雷 - 孙雷;西北工业大学
- 2018-08-15 - 2018-12-21 - G11C11/412
- 本发明公开了一种检测FPGA的时钟资源单粒子动态翻转的装置及方法，装置包括：通信接口用于，接收上位机传输的控制指令并传输至控制器；控制器用于，将控制指令发送至过程控制单元；过程控制单元控制时钟频率检测单元、时钟状态检测单元以及结果判断单元使能后，相继执行工作；时钟频率检测单元用于，根据控制器的工作频率采集在辐射源照射下被测FPGA时钟输出端口的时钟频率；时钟状态检测单元，用于检测被测FPGA的locked检测端口的电平；结果判断单元用于，根据被测FPGA时钟输出端口的时钟频率以及被测FPGA初始化的时钟频率，确定被测FPGA时钟资源是否发生单粒子动态翻转；和/或，根据被测FPGA的locked检测端口的电平高低确定被测FPGA时钟资源是否发生单粒子动态翻转。
- 应用于动态电压调整系统的抗辐照双互锁存型存储单元-201610178618.6
- 耿莉;李广林;张杰;商中夏;宋璐雯;苗孟涛 - 西安交通大学
- 2016-03-25 - 2018-12-07 - G11C11/412
- 本发明公开一种应用于动态电压调整系统的抗辐照双互锁存型存储单元，在原有DICE单元基础上增加读取管MN9以及控制MN9导通的读字线和与灵敏放大器相连的读位线；通过这样的改动，使读字线开启时有且仅有一位存储节点因位线分压受到扰动；同时，利用DICE单元“双节点反馈”的结构特性，对单一节点的扰动会在扰动源消失后自行恢复，不会对存储单元所存储的数据造成影响，从而消除了“读破坏”现象的发生。本发明DICE单元将原本由同一根位线连接的两个同相位节点的结构改为由读位线连接一位存储节点的结构，解决了当字线开启时由位线分压造成的两个同相位节点同时翻转的问题，在保证数据正常读出的同时，提高了存储单元在亚阈值工作时的鲁棒性。
- 一种基于FinFET器件的读写分离存储单元-201610836865.0
- 胡建平;张绪强 - 宁波大学
- 2016-09-21 - 2018-11-30 - G11C11/412
- 本发明公开了一种基于FinFET器件的读写分离存储单元，其特征在于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和第七FinFET管，第一FinFET管和第二FinFET管均为P型FinFET管，第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和第七FinFET管均为N型FinFET管，第一FinFET管和第二FinFET管的鳍的数量均为2，第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和第七FinFET管的鳍的数量均为1；优点是电路结构简单，采用数量较少的晶体管来实现存储单元功能，读操作和写操作分开，读写互不干扰，延时、功耗和功耗延时积均较小。
- 静态随机存储单元、静态随机存储器及其存取方法-201710304827.5
- 王楠 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-05-03 - 2018-11-13 - G11C11/412
- 本发明公开了一种静态随机存储单元，包括两组晶体管，第一组晶体管的第一上拉晶体管、第一下拉晶体管以及第一通过栅晶体管各自包括的鳍结构的数量之比与第二组晶体管的第二上拉晶体管、第二下拉晶体管以及第二通过栅晶体管各自包括的鳍结构的数量之比不同；所述第一通过栅晶体管的源极和漏极中的一个电性连接第一位线，所述第二通过栅晶体管的源极和漏极中的一个电性连接第二位线。将这种非对称性设计的静态随机存储单元应用于静态随机存储器中，有利于静态随机存储器的存取，提高静态随机存储器的性能。
- 一种低功耗的静态随机存储器及其写操作的控制方法-201610340542.2
- 熊保玉 - 西安紫光国芯半导体有限公司
- 2016-05-20 - 2018-11-09 - G11C11/412
- 本发明涉及一种低功耗的静态随机存储器及其写操作的控制方法，包括存储阵列、字线译码与驱动器、位线预充电与均衡器、写驱动器、写控制电路以及灵敏放大器，写控制电路产生位线预充电信号PRE、位线均衡信号EQ和写使能信号WE，位线预充电与均衡器包括NMOS晶体管N0、NMOS晶体管N1和NMOS晶体管N2，位线预充电信号PRE连接NMOS晶体管N0和NMOS晶体管N1的栅端，位线均衡信号EQ连接NMOS晶体管N2的栅端，NMOS晶体管N0的源端和NMOS晶体管N1的源端均连接位线预充电电源；写使能信号WE连接写驱动器。本发明解决了现有的静态随机存储器写操作能耗高的技术问题，本发明每一次写操作所消耗的位线翻转功耗为0.5·CBL·VCC2，相比传统的技术的CBL·VCC2，减少了50％。
- 一种动态存储的单元电路及设计方法-201810548266.8
- 夏月石 - 夏月石
- 2018-05-31 - 2018-11-06 - G11C11/412
- 本发明公开了一种动态存储的单元电路及设计方法，包括多个存储元电路，存储元电路包括存储元以及开关控制电路，存储元为电容，所述开关控制电路包括开关电路以及控制电路，所述开关电路控制存储元电路的信号输入，所述控制电路接收开关电路的信号从而控制存储元进行信息存储，将所述存储元的高电位一端与下一个存储元的开关电路输入端相连，形成若干个存储元电路串联，开关电路一打开，将上一个存储单元的信号转移到下一个存储元电路，将存储元电路从头进行标号，将奇数列存储元输入端的开关电路控制端连接在同一导线A，将偶数列存储元输入端的开关电路控制端连接在同一导线B，向A、B导线依次通入周期性的电信号，使得信号进行转移存储。
- 具有减小的感测延迟和改善的感测余量的SRAM读取缓冲器-201480043596.1
- S-O·郑;Y·杨;S·S·宋;Z·王;C·F·耶普 - 高通股份有限公司;延世大学校产学协力团
- 2014-07-21 - 2018-11-02 - G11C11/412
- 一种器件包括静态随机存取存储器(SRAM)单元和耦合至该SRAM单元的输出的读取缓冲器。该读取缓冲器包括反相器和开关。该反相器的输入响应于该SRAM单元的输出。该开关的控制端子响应于该反相器的输出。
- 用于从存储器位胞元读取数据的存储器系统和方法-201680010147.6
- F·I·阿塔拉;K·A·柏曼;D·J·W·昂基纳;郑志勋;H·H·阮 - 高通股份有限公司
- 2016-02-02 - 2018-10-30 - G11C11/412
- 本发明公开用于采用P型场效应晶体管PFET读取端口的存储器位胞元的读取辅助电路。本发明还公开相关存储器系统和方法。已观察到，随着节点技术的大小按比例缩小，PFET驱动电流(即，驱动强度)超出用于类似尺寸的FET的N型FET NFET驱动电流。在这点上，在一个方面中，需要提供具有与NFET读取端口相对的PFET读取端口的存储器位胞元来增加对所述存储器位胞元的存储器读取时间，并且由此改进存储器读取性能。为了缓解或避免可能会在读取所述存储器位胞元时发生的读取扰乱条件，为具有PFET读取端口的存储器位胞元提供读取辅助电路。
- 一种基于FinFET的存储单元-201810120375.X
- 胡建平;杨会山;陈泽奇 - 宁波大学
- 2018-02-07 - 2018-09-07 - G11C11/412
- 本发明公开了一种基于FinFET的存储单元，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、写位线、反相写位线、读位线、写字线和读字线，第一FinFET管、第三FinFET管、第五FinFET管、第六FinFET管和第九FinFET管均为N型FinFET管，第二FinFET管、第四FinFET管、第七FinFET管和第八FinFET管均为P型FinFET管；优点是在保证读操作稳定性的基础上，可以得到较高的写噪声容限，存储值结果稳定，电路功能稳定，且漏功耗较小，同时延时也较小，利于快速稳定存取数据。
- 一种基于分级位线结构的SRAM半选干扰消除结构-201511030520.8
- 耿莉;张杰;薛仲明;董力;商中夏;李广林 - 西安交通大学
- 2015-12-31 - 2018-07-17 - G11C11/412
- 本发明公开一种基于分级位线结构的SRAM半选干扰消除结构，包括存储阵列；所述存储阵列为分级位线结构；存储阵列中的存储单元具有单独的读操作支路；存储阵列中的每一列划分为若干个子模块。本发明采用虚拟地线控制，将子模块中各存储单元的读操作支路的地线单独引出，通过地线控制开关统一接入实际地线，并由子模块对应列的列选信号Col控制各地线控制开关的导通状态，切断了读操作时未选中列单元其位线放电通路，从而完全消除了由于半选干扰而导致的静态功耗消耗；而通过局部位线悬浮技术的采用，则在写操作时迫使未选中列局部位线浮空，从而消除了短路放电路径，并且有效地减小了局部位线对半选单元的干扰，使得单元鲁棒性提升，噪声容限增大。
- 存储器装置及其操作方法-201710610945.9
- 陈彝梓;安贾纳·辛格;叶哲儒;谢豪泰 - 台湾积体电路制造股份有限公司
- 2017-07-25 - 2018-04-03 - G11C11/412
- 本发明实施例涉及存储器装置及其操作方法。本发明实施例提供一种存储器装置，其包含存储器单元、局部位线、数据线、第一通过门电路及第二通过门电路以及感测放大器。所述局部位线耦合到所述存储器单元。所述第一通过门电路耦合到所述局部位线及所述数据线且经配置以将所述局部位线耦合到所述数据线。所述第二通过门电路耦合到所述数据线及所述全局位线且经配置以将所述数据线耦合到所述全局位线。所述感测放大器耦合到所述数据线。
- 一种适用于宇航用SRAM型FPGA的抗单粒子瞬态加固寄存器-201510633972.9
- 李智;赵元富;孙华波;王文锋;倪劼;张健;田艺;张云梓;林美东;李学武;张彦龙 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2015-09-29 - 2018-02-23 - G11C11/412
- 一种适用于宇航用SRAM型FPGA的抗单粒子瞬态加固寄存器，本发明的寄存器单元通过新型的延时单元对SET脉冲进行处理，使寄存器具有良好的抗SET能力。本发明的加固寄存器由内部数据与时钟产生电路、主锁存器、从锁存器输出缓冲级四个部分组成。内部数据与时钟产生电路使用与非门和或非门组成延时链对SET脉冲进行处理，主锁存器与从锁存器使用基于DICE结构的锁存器单元。本发明的加固寄存器利用DICE单元的固有特点，仅使用一个的延时链同时屏蔽时钟端CLK与数据端D上的SET脉冲。与以往的SET加固寄存器相比，本发明的延时单元更少，这使得加固寄存器整体面积小于传统加固方法。
- 具有写辅助电路的SRAM读优选位单元-201380040575.X
- S-O·郑;Y·杨;B·杨;C·F·耶普 - 高通股份有限公司;延世大学校产学协力团
- 2013-07-31 - 2018-02-02 - G11C11/412
- 用于静态存储器单元的方法和装置。一种静态存储器单元可包括包含第一背栅节点的第一传输门晶体管和包含第二背栅节点的第二传输门晶体管。该静态存储器单元可包括包含第三背栅节点的第一下拉晶体管以及包含第四背栅节点的第二下拉晶体管。该第一下拉晶体管的源节点、该第二下拉晶体管的源节点、以及该第一、第二、第三和第四背栅节点被彼此电耦合以形成公共节点。
- 具有读优选单元结构、写驱动器的静态随机存取存储器(SRAM)、相关系统和方法-201480005383.X
- S-O·郑;Y·杨;B·杨;Z·王;C·F·耶普 - 高通股份有限公司
- 2014-01-22 - 2018-01-23 - G11C11/412
- 公开了具有读优选单元结构和写驱动器的静态随机存取存储器(SRAM)。在一个实施例中，该SRAM具有六晶体管位单元。读优选位单元是通过提供两个反相器来实现的，这两个反相器各自具有上拉晶体管、下拉晶体管和传输门晶体管。每个上拉晶体管与反馈环相关联。该反馈环改进了随机静态噪声容限。每个晶体管具有宽度和长度。传输门晶体管的长度被增大。各下拉晶体管的宽度彼此相等并且还等于传输门晶体管的宽度。传输门和各下拉晶体管的宽度也可相对于先前设计而增大。还可使用写辅助电路来改进性能。
- 存储元件-201720260163.2
- F·阿布泽德;G·加西奥特 - 意法半导体（克洛尔2）公司
- 2017-03-16 - 2017-11-28 - G11C11/412
- 一种存储元件，包括在两个节点之间首尾耦合的两个CMOS反相器；以及连接在所述节点之间作为电容器的一个MOS晶体管。
- 专利分类
