[发明专利]半导体装置和其制造方法

说明书

本公开提供一种半导体装置和其制造方法。所述半导体装置包含衬底和金属托架。所述衬底包含邻近其表面安置的至少一个结合衬垫，且所述金属托架邻近所述结合衬垫安置。

技术领域

本公开涉及一种半导体装置和其制造方法，且更确切地说，涉及一种可缩短电连接之间的距离的半导体装置。

背景技术

现如今，正在逐步开发用于最小化半导体装置的尺寸且同时增加所述装置的电连接数目(即，更高I/O)的技术。因此，将需要提供一种具有更可靠电连接的半导体装置，其中所述半导体装置可正常工作或可实现所需性能且同时满足小型化要求。

发明内容

在一方面中，一种半导体装置包含衬底和金属托架。所述衬底包含邻近其表面安置的至少一个结合衬垫，且所述金属托架邻近所述结合衬垫安置。

在一方面中，一种半导体装置包含衬底和金属元件。所述衬底包含邻近其表面安置的至少一个结合衬垫。所述金属元件邻近所述结合衬垫安置，且适合于安装邻近第二衬底的表面安置的金属托架。

在一方面中，一种制造半导体装置的方法包含：将绝缘层安置在载体上；将至少两个金属托架材料安置在所述绝缘层上，其中所述两个金属托架材料彼此间隔一距离；将所述两个金属托架材料与邻近衬底的表面安置的结合衬垫对准；以及将所述两个金属托架材料结合到所述结合衬垫。

附图说明

图1说明根据本公开的一些实施例的半导体装置的横截面图。

图2说明根据本公开的一些实施例的半导体装置的横截面图。

图3说明根据本公开的一些实施例的半导体装置的横截面图。

图4说明根据本公开的一些实施例的半导体装置的横截面图。

图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H说明制造例如图2的半导体装置等半导体装置的方法。

图6A、图6B、图6C、图6D、图6E、图6F、图6G和图6H说明制造例如图3的半导体装置等半导体装置的方法。

图7A、图7B、图7C、图7D、图7E、图7F、图7G和图7H说明制造例如图4的半导体装置等半导体装置的方法。

具体实施方式

除非另外规定，否则例如“顶部”和“底部”等空间描述是相对于图式中所展示的定向加以指示。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不因此布置而有偏差。

在一些实施例中，本公开提供一种半导体装置，其包含衬底和金属托架。所述衬底包含邻近其表面安置的至少一个结合衬垫，且所述金属托架邻近所述结合衬垫安置。所述金属托架以在不损害稳定电连接的情况且可获得较高电连接数目(即，较高I/O)的方式配置。

图1说明根据本公开的一些实施例的半导体装置的横截面图。图1的半导体装置100包含第一衬底101和焊接凸点105。

第一衬底101具有第一顶面101a和与第一顶面101a相对的第二底面101b。第一衬底101可以是裸片、芯片、封装、插入件、印刷电路板或其组合。在一些实施例中，第一衬底101为印刷电路板。在一些实施例中，第一衬底101为裸片。第一衬底101可包含至少一个第一结合衬垫103。第一结合衬垫103可邻近第一衬底101的第一顶面101a安置。在一些实施例中，第一结合衬垫103安置在第一衬底101的第一顶面101a上(例如，与所述第一顶面物理接触或嵌入在所述第一顶面中且由所述第一顶面暴露)。第一结合衬垫103可例如为迹线的接触衬垫或为球形衬垫。在一些实施例中，第一结合衬垫103为球形衬垫。