[发明专利]半导体封装结构及其形成方法

说明书

本发明涉及一种半导体封装结构及其形成方法。半导体封装结构，其特征在于，包括：中介层，具有上表面；重分布线(RDL)，位于中介层的上表面上；硅光芯片，位于重分布线上；第一管芯，与硅光芯片横向偏移并具有朝上的主动表面，并且第一管芯内埋于中介层的上表面下方的腔体内，其中，第一管芯的主动表面通过重分布线与硅光芯片电连接。

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构及其形成方法。

背景技术

近年大数据与人工智能的开发成为潮流，提升电子装置的资料传输速率也成为开发之重点，其中硅光芯片(Silicon Photonics)是一种可以有效提升资料传输效率的技术；现行的硅光芯片主要是以中介层(interposer)作为各个功能芯片的连接媒介，也就是说，各个功能芯片系分散在中介层上表面，再藉由中介层内的TSV结构连接到底部的基板以进行讯号传输；然而，所有芯片设置于中介层上表面不仅占据过大的面积，也会因产品微小化的进程而导致可连接的功能芯片数量受限，而无法有效达到芯片型服务器(server onchip)的效果。

发明内容

针对相关技术中的上述问题，本发明提出一种半导体封装结构及其形成方法。

本发明的实施例提供了一种半导体封装结构，包括：中介层，具有上表面；重分布线(RDL)，位于中介层的上表面上；硅光芯片，位于重分布线上；第一管芯，与硅光芯片横向偏移并具有朝上的主动表面，并且第一管芯内埋于中介层的上表面下方的腔体内，其中，第一管芯的主动表面通过重分布线与硅光芯片电连接。

在一些实施例中，第一管芯还具有与主动表面相对设置的非主动表面，其中，非主动表面通过管芯粘接膜(DAF)贴附与中介层的腔体内。

在一些实施例中，腔体的宽度大于第一管芯的宽度。

在一些实施例中，腔体的宽度比第一管芯的宽度大凸块(bump)金属尺寸的2/3。

在一些实施例中，半导体封装结构还包括：扇出封装件，设置于重分布线和第一管芯上方，扇出封装件包括堆叠的多层管芯；其中，多层管芯中的最下层中的第二管芯与第一管芯相对设置并电连接。

在一些实施例中，扇出封装件的多层管芯还包括位于第二管芯上方的第三管芯，并且，扇出封装件还具有与第三管芯电连接的重分布线和在扇出封装件内垂直延伸的导电柱，其中，第三管芯通过扇出封装件内的重分布线和导电柱以及穿过中介层的贯通孔(TSV)与硅光芯片电连接。

在一些实施例中，第三管芯包括堆叠设置的多个第三管芯。

在一些实施例中，第二管芯包括快速存取存储器管芯，第三管芯包括非快速存取存储器管芯。

在一些实施例中，扇出封装件通过凸块金属与中介层电连接。

在一些实施例中，第一管芯包括处理器管芯和缓存管芯。

本发明的实施例还提供了一种形成半导体封装结构的方法，包括：形成具有腔体的中介层，腔体从中介层的上表面凹进；使第一管芯的主动表面朝上将第一管芯形成在腔体内；将重分布线(RDL)形成在中介层的上表面上方，并将硅光芯片与腔体横向偏移地形成在重分布线上方，以使得第一管芯通过重分布线与硅光芯片电连接。

在一些实施例中，方法还包括：在重分布线和第一管芯上方形成扇出封装件的最下层中的第二管芯，第二管芯与第一管芯相对设置并电连接。

在一些实施例中，方法还包括：形成位于第二管芯上方的第三管芯，并形成与第三管芯电连接的重分布线和在扇出封装件内垂直延伸的导电柱，其中，第三管芯通过扇出封装件内的重分布线和导电柱以及穿过中介层的贯通孔与硅光芯片电连接。

在一些实施例中，第一管芯还具有与主动表面相对设置的非主动表面，其中，将第一管芯形成在腔体内包括：将第一管芯的非主动表面通过管芯粘接膜(DAF)贴附在腔体内。