[发明专利]半导体结构及其制作方法

说明书

本发明涉及一种半导体结构及其制作方法。所述半导体结构的制作方法包括：提供衬底，所述衬底上包括依次形成的多晶硅层、第一导电层、第一介质层、掩膜层和牺牲层；其中，所述牺牲层具有多个间隔分布的第一沟槽；于所述牺牲层上形成第一绝缘层；形成保护层，所述保护层仅覆盖位于所述牺牲层顶面上方的所述第一绝缘层的表面；去除位于所述第一沟槽底部的所述第一绝缘层；去除所述保护层、部分所述第一绝缘层、所述牺牲层和部分所述掩膜层，形成第一图案层；以所述第一图案层为掩膜去除部分所述第一介质层、部分所述第一导电层、部分所述多晶硅层，以形成位线结构。本发明能够得到侧壁平坦且形貌竖直的位线结构。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其制作方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

随着半导体集成电路器件的特征尺寸不断缩小，对DRAM等半导体器件的制造工艺的要求越来越高，其中，对密集阵列区(Array)中位线(Bit Line，BL)的设计十分重要。当前形成位线的工艺是在形成掩膜图形之后，将图形一步步的向下转移，最终得到位线图形。但是，由于当前工艺的限制，掩膜图形在向下转移的过程中极易发生扭曲，从而导致最终形成的位线结构形貌较差，例如在形成的位线的侧壁凹凸不平、位线整体倾斜等，不仅对最终形成的半导体器件的性能造成影响，严重时甚至导致器件的报废，从而增加了半导体器件的生产成本。

因此，如何改善位线形貌，从而提高半导体结构的电性能，是当前亟待解决的技术问题。

发明内容

本发明提供一种半导体结构及其制作方法，用于解决现有技术中形成的位线形貌较差的问题，以改善具有所述位线的半导体结构的良率，提高半导体结构的性能。

为了解决上述问题，本发明提供了一种半导体结构的制作方法，包括如下步骤：

提供衬底，所述衬底上包括依次形成的多晶硅层、第一导电层、第一介质层、掩膜层和牺牲层；其中，所述牺牲层具有多个间隔分布的第一沟槽且所述多晶硅层与所述衬底内的有源区电连接；

于所述牺牲层上形成第一绝缘层，所述第一绝缘层覆盖所述牺牲层的顶面、所述第一沟槽的底部和侧壁；

形成保护层，所述保护层仅覆盖位于所述牺牲层顶面上方的所述第一绝缘层的表面；

去除位于所述第一沟槽底部的所述第一绝缘层；

去除所述保护层、部分所述第一绝缘层、所述牺牲层和部分所述掩膜层，形成第一图案层；

以所述第一图案层为掩膜去除部分所述第一介质层、部分所述第一导电层、部分所述多晶硅层，以形成位线结构。

可选的，包括：

沉积碳材料于所述牺牲层顶面上方的所述第一绝缘层的表面，形成所述保护层。

可选的，所述形成保护层的步骤包括：

使CH4经过等离子体反应分解成碳层，并沉积于所述牺牲层顶面上方的所述第一绝缘层的表面。

可选的，包括：

形成所述第一绝缘层的方法为原子层沉积法。

可选的，包括：

所述第一绝缘层的材料为二氧化硅。

可选的，包括：