[发明专利]具有减小的高度的虚设鳍及其形成方法

说明书

本公开涉及具有减小的高度的虚设鳍及其形成方法。一种方法，包括：将第一突出半导体鳍和虚设鳍形成为突出得比隔离区域的顶表面高。第一突出半导体鳍平行于虚设鳍，在第一突出半导体鳍的第一部分和虚设鳍的第二部分上形成栅极堆叠件。该方法还包括使得第一突出半导体鳍的第三部分凹陷以形成凹槽，使得虚设鳍的第四部分凹陷以减小虚设鳍的第四部分的高度，以及在凹槽中形成外延半导体区域。外延半导体区域朝向虚设鳍生长。

技术领域

本公开涉及具有减小的高度的虚设鳍及其形成方法。

背景技术

金属氧化物半导体(MOS)器件是集成电路中的基本构建元件。MOS器件可以具有由掺杂有p型或n型杂质的多晶硅形成的栅极电极，该p型或n型杂质是使用掺杂工艺(例如，离子注入或热扩散)而掺杂的。可以将栅极电极的功函数调整为硅的带边(band-edge)。对于n型金属氧化物半导体(NMOS)器件，可以将功函数调整为接近硅的导带。对于p型金属氧化物半导体(PMOS)器件，可以将功函数调整为接近硅的价带。通过选择适当的杂质，可以实现对多晶硅栅极电极的功函数的调整。

具有多晶硅栅极电极的MOS器件表现出载流子耗尽效应，这也被称为多晶耗尽效应。当所施加的电场从靠近栅极电介质的栅极区域扫除载流子，形成耗尽层时，发生多晶耗尽效应。在n掺杂多晶硅层中，耗尽层包括电离的非移动施主部位，其中在p掺杂多晶硅层中，耗尽层包括电离的非移动受主部位。耗尽效应导致有效栅极电介质厚度的增加，使得在半导体的表面处创建反型层更加困难。

通过形成金属栅极电极可以解决多晶耗尽问题，其中在NMOS器件和PMOS器件中使用的金属栅极也可以具有带边功函数。因此，所得金属栅极包括多个层以满足NMOS器件和PMOS器件的要求。

金属栅极的形成通常涉及形成虚设栅极电介质和虚设栅极电极，移除虚设栅极电介质和虚设栅极电极以形成沟槽，将高k电介质层和金属层沉积到沟槽中，以及执行化学机械抛光(CMP)工艺以移除高k电介质层和金属层的多余部分。金属层的剩余部分形成金属栅极。

发明内容

根据本公开的第一方面，提供了一种用于形成半导体器件的方法，包括：形成第一突出半导体鳍和虚设鳍，所述第一突出半导体鳍和虚设鳍突出得比隔离区域的顶表面高，其中，所述第一突出半导体鳍平行于所述虚设鳍；在所述第一突出半导体鳍的第一部分和所述虚设鳍的第二部分上形成栅极堆叠件；使得所述第一突出半导体鳍的第三部分凹陷以形成凹槽；使得所述虚设鳍的第四部分凹陷以减小所述虚设鳍的第四部分的高度；以及在所述凹槽中形成外延半导体区域，其中，所述外延半导体区域朝向所述虚设鳍生长。

根据本公开的第二方面，提供了一种半导体器件，包括：隔离区域，所述隔离区域在半导体衬底上；第一突出半导体鳍，所述第一突出半导体鳍突出得比所述隔离区域的顶表面高；半导体区域，所述半导体区域连接到所述第一突出半导体鳍的端部；以及第一虚设鳍，所述第一虚设鳍突出得比所述隔离区域的顶表面高，其中，所述第一虚设鳍包括：第一部分，所述第一部分具有第一高度；以及第二部分，所述第二部分具有小于所述第一高度的第二高度，其中，所述半导体区域朝向所述第一虚设鳍的第二部分横向地扩展。

根据本公开的第三方面，提供了一种半导体器件，包括：隔离区域，所述隔离区域在半导体衬底上；虚设鳍，所述虚设鳍突出得比所述隔离区域的顶表面高，其中，所述虚设鳍包括：第一部分，所述第一部分具有第一高度；以及第二部分，所述第二部分具有小于所述第一高度的第二高度；以及第一源极/漏极区域和第二源极/漏极区域，所述第一源极/漏极区域和第二源极/漏极区域接触所述虚设鳍的第二部分的相对侧壁。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各个方面。应该注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚的讨论，可以任意增加或减少各种特征的尺寸。