[发明专利]具有减小的高度的虚设鳍及其形成方法在审
申请号: | 202011630339.1 | 申请日: | 2020-12-30 |
公开(公告)号: | CN113078111A | 公开(公告)日: | 2021-07-06 |
发明(设计)人: | 林士尧;刘得涌;林志翰 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/8238;H01L27/088;H01L27/092 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 陈蒙 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 减小 高度 虚设 及其 形成 方法 | ||
1.一种用于形成半导体器件的方法,包括:
形成第一突出半导体鳍和虚设鳍,所述第一突出半导体鳍和虚设鳍突出得比隔离区域的顶表面高,其中,所述第一突出半导体鳍平行于所述虚设鳍;
在所述第一突出半导体鳍的第一部分和所述虚设鳍的第二部分上形成栅极堆叠件;
使得所述第一突出半导体鳍的第三部分凹陷以形成凹槽;
使得所述虚设鳍的第四部分凹陷以减小所述虚设鳍的第四部分的高度;以及
在所述凹槽中形成外延半导体区域,其中,所述外延半导体区域朝向所述虚设鳍生长。
2.根据权利要求1所述的方法,其中,所述外延半导体区域被已经凹陷的所述虚设鳍阻挡。
3.根据权利要求1所述的方法,其中,使得所述第一突出半导体鳍的第三部分凹陷和使得所述虚设鳍的第四部分凹陷在公共蚀刻工艺中执行。
4.根据权利要求3所述的方法,其中,所述第一突出半导体鳍的第三部分的第一蚀刻速率与所述虚设鳍的第四部分的第二蚀刻速率之比在约0.1和约5之间的范围内。
5.根据权利要求1所述的方法,其中,当所述虚设鳍的第四部分被凹陷时,所述虚设鳍中在所述栅极堆叠件正下方的第二部分被保护,而不被蚀刻。
6.根据权利要求1所述的方法,其中,使得所述第一突出半导体鳍的第三部分凹陷和使得所述虚设鳍的第四部分凹陷在不同的蚀刻工艺中执行。
7.根据权利要求1所述的方法,其中,所述虚设鳍的第四部分的高度被减小大于30%且小于约70%。
8.一种半导体器件,包括:
隔离区域,所述隔离区域在半导体衬底上;
第一突出半导体鳍,所述第一突出半导体鳍突出得比所述隔离区域的顶表面高;
半导体区域,所述半导体区域连接到所述第一突出半导体鳍的端部;以及
第一虚设鳍,所述第一虚设鳍突出得比所述隔离区域的顶表面高,其中,所述第一虚设鳍包括:
第一部分,所述第一部分具有第一高度;以及
第二部分,所述第二部分具有小于所述第一高度的第二高度,其中,所述半导体区域朝向所述第一虚设鳍的第二部分横向地扩展。
9.根据权利要求8所述的器件,还包括:
第一栅极堆叠件,所述第一栅极堆叠件在所述第一突出半导体鳍上;以及
栅极隔离区域,所述栅极隔离区域接触所述第一栅极堆叠件的侧壁,其中,所述栅极隔离区域在所述第一虚设鳍的第一部分上方并且与所述第一虚设鳍的第一部分接触。
10.一种半导体器件,包括:
隔离区域,所述隔离区域在半导体衬底上;
虚设鳍,所述虚设鳍突出得比所述隔离区域的顶表面高,其中,所述虚设鳍包括:
第一部分,所述第一部分具有第一高度;以及
第二部分,所述第二部分具有小于所述第一高度的第二高度;以及
第一源极/漏极区域和第二源极/漏极区域,所述第一源极/漏极区域和第二源极/漏极区域接触所述虚设鳍的第二部分的相对侧壁。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011630339.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于深度神经网络的字帖生成系统
- 下一篇:具有增强的功能的计算机鼠标
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造