[发明专利]半导体结构及其形成方法

说明书

一种半导体结构，包括具有正面和背面的第一衬底和具有正面和背面的第二衬底，其中，第二衬底的背面连接至第一衬底的背面。该结构还包括位于第二衬底的正面上方的器件层；穿过第二衬底中的半导体层的第一导体；以及将第一导体连接至器件层中的导电部件的导电连接。本申请的实施例还涉及形成半导体结构的方法。

技术领域

本发明的实施例涉及一种半导体结构及其形成方法。

背景技术

常规地，以堆叠的方式来制造集成电路，其具有处于最低水平的晶体管和晶体管的顶部上的互连(过孔和导线)，以提供至晶体管的连接性。电源轨(例如，用于电压源和接地平面的金属线)也位于晶体管之上，并且可以是互连的一部分。随着集成电路的不断缩小，电源轨也随之缩小。这不可避免地导致跨电源轨的压降增加，以及集成电路的功耗增加。

发明内容

根据本发明的一方面，提供了一种半导体结构，包括：第一衬底，具有正面和背面；第二衬底，具有正面和背面，其中，第二衬底的背面连接至第一衬底的背面；器件层，位于第二衬底的正面上方；第一导体，穿过第二衬底中的半导体层；以及导电连接，将第一导体连接至器件层中的导电部件。

根据本发明的另一方面，提供了一种半导体结构，包括：第一衬底，具有正面和背面；第二衬底，具有正面和背面，其中，第二衬底的背面接合至第一衬底的背面；金属部件，从第一衬底的背面延伸至第二衬底的正面；器件层，位于第二衬底的正面上方和金属部件上方；以及多层互连，位于器件层上方。

根据本发明的另一方面，提供了一种形成半导体结构的方法，包括：接收具有正面和背面的第一衬底，第一衬底的正面具有半导体材料，第一衬底的背面具有钝化层；接收具有正面和背面的第二衬底，第二衬底的背面具有绝缘体；将第一衬底的背面连接至第二衬底的背面；蚀刻穿过第二衬底和穿过钝化层的沟槽；以及形成沟槽中的导体。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据本发明的实施例的半导体器件的俯视图；

图2、图3、图4、和图5示出了根据本发明的各种实施例的半导体器件的截面图；

图6、图7、和图8示出了根据本发明的各种实施例的半导体器件的截面图；

图9示出了根据本发明的实施例的用于制造半导体器件的方法的流程图；

图10a、10b、和10c示出了根据图9所示方法的实施例的在制造期间的半导体器件的截面图；

图11示出了根据本发明的实施例的用于制造半导体器件的方法的流程图；

图12a、图12b、图12c、图12d、图12e、和图12f示出了根据图11所示方法的实施例的在制造期间的半导体器件的截面图；

图13示出了根据本发明的实施例的用于制造半导体器件的方法的流程图；

图14a、图14b、图14c、和图14d示出了根据图13所示方法的实施例的在制造期间的半导体器件的截面图；

图15示出了根据本发明的实施例的用于制造半导体器件的方法的流程图；

图16a、图16b、图16c、图16d、图16e、图16f、和图16g示出了根据图15所示方法的实施例的在制造期间的半导体器件的截面图；

图17示出了根据本发明的实施例的用于制造半导体器件的方法的流程图；

图18a、图18b、图18c、图18d、图18e、图18f、和图18g示出了根据图17所示方法的实施例的在制造期间的半导体器件的截面图。

具体实施方式