[发明专利]半导体封装结构及其制造方法有效
申请号: | 202011109211.0 | 申请日: | 2020-10-16 |
公开(公告)号: | CN113130436B | 公开(公告)日: | 2023-08-08 |
发明(设计)人: | 林南君;徐宏欣;张简上煜 | 申请(专利权)人: | 力成科技股份有限公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L25/18;H10B80/00;H01L21/60 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 张娜;刘芳 |
地址: | 中国台湾新竹县*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 结构 及其 制造 方法 | ||
1.一种半导体封装结构,其特征在于,包括:
线路基板,具有第一表面以及相对于所述第一表面的第二表面,其中所述线路基板包括中间区与外围区与多个叠孔结构;
至少二芯片,配置于所述第一表面上,其中所述至少二芯片中的每一者具有面向所述线路基板的有源面并包括:
多个第一导电连接件以及多个第二导电连接件,配置于所述有源面上;
所述多个第一导电连接件的间距小于所述多个第二导电连接件的间距;以及
所述多个第一导电连接件位于所述中间区,所述多个第二导电连接件位于所述外围区;
密封体,包封所述至少二芯片;以及
重布线路层,位于所述第二表面上,其中所述多个第一导电连接件通过所述线路基板的所述多个叠孔结构与所述重布线路层电性连接,所述多个第二导电连接件与所述线路基板电性连接。
2.根据权利要求1所述的半导体封装结构,其特征在于,所述多个叠孔结构位于所述中间区,且所述多个第一导电连接件与所述多个叠孔结构直接接触。
3.根据权利要求1所述的半导体封装结构,其特征在于,所述多个第二导电连接件与所述线路基板中所述多个叠孔结构以外的导电线路与电性连接。
4.根据权利要求1所述的半导体封装结构,其特征在于,所述多个叠孔结构包括多个导通孔,所述多个导通孔于所述第一表面的法向量上相互堆叠。
5.根据权利要求4所述的半导体封装结构,其特征在于,所述多个导通孔于所述第一表面上的正投影完全重叠。
6.根据权利要求1所述的半导体封装结构,其特征在于,所述重布线路层包括邻近所述线路基板的多个导电图案,且所述多个导电图案对应于所述多个叠孔结构。
7.一种半导体封装结构的制造方法,其特征在于,包括:
提供线路基板,具有第一表面以及相对于所述第一表面的第二表面,其中所述线路基板包括中间区与外围区与多个叠孔结构;
配置至少二芯片于所述第一表面上,其中所述至少二芯片中的每一者具有面向所述线路基板的有源面并包括:
多个第一导电连接件以及多个第二导电连接件,配置于所述有源面上;
所述多个第一导电连接件相邻两者之间的间距小于所述多个第二导电连接件相邻两者之间的间距;以及
所述多个第一导电连接件位于所述中间区,所述多个第二导电连接件位于所述外围区;
形成密封体包封所述至少二芯片;以及
形成重布线路层于所述线路基板的所述第二表面上,其中所述多个第一导电连接件通过所述线路基板的所述多个叠孔结构与所述重布线路层电性连接,所述多个第二导电连接件与所述线路基板电性连接。
8.根据权利要求7所述的半导体封装结构的制造方法,其特征在于,形成所述重布线路层包括:
形成底介电层于所述第二表面上,且所述底介电层具有多个开口,暴露出所述线路基板中部分导电线路;以及
形成导电图案于所述开口中,使所述导电图案电性连接至所述部分导电线路,其中所述多个开口暴露出所述多个叠孔结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力成科技股份有限公司,未经力成科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011109211.0/1.html,转载请声明来源钻瓜专利网。