[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供第一导电层；在所述第一导电层上形成介质层，所述介质层内具有开口，且所述开口暴露出所述第一导电层表面；在所述开口内形成第二导电层，所述第二导电层顶部表面齐平或者低于所述介质层顶部表面；在所述开口侧壁表面形成缝隙层，且所述缝隙层位于所述介质层和第二导电层之间。所述方法形成的半导体结构的性能较好。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。随着元件的尺寸要求越来越小，相应形成的导电结构的尺寸越来越小。

所述导电结构的形成方法为：提供半导体衬底；在半导体衬底上形成第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一插塞；形成所述第一插塞之后，在所述第一插塞表面和第一介质层表面形成第二介质层；在所述第二介质层内形成第二开口；形成所述第二开口之后，在所述第二开口内形成第二插塞。所述第一插塞和第二插塞构成导电结构。为了降低尺寸日益减小的导电结构的电阻，采用电阻率较小的材料形成所述导电结构。

然而，现有技术形成的半导体器件的性能有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：一种半导体结构，包括：第一导电层；位于所述第一导电层上的介质层，所述介质层内具有开口，且所述开口暴露出所述第一导电层表面；位于所述开口内的第二导电层，所述第二导电层顶部表面齐平或者低于所述介质层顶部表面；位于所述开口侧壁表面的缝隙层，且所述缝隙层位于所述介质层和第二导电层之间。

可选的，所述缝隙层的材料为导电材料。

可选的，所述缝隙层的材料包括：钨。

可选的，所述第二导电层顶部表面低于所述介质层顶部表面。

可选的，还包括：位于所述第二导电层表面的第三导电层，且所述第二导电层和第三导电层填充满所述开口。

可选的，所述缝隙层的材料和所述第三导电层的材料相同。

相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供第一导电层；在所述第一导电层上形成介质层，所述介质层内具有开口，且所述开口暴露出所述第一导电层表面；在所述开口内形成第二导电层，所述第二导电层顶部表面齐平或者低于所述介质层顶部表面；在所述开口侧壁表面形成缝隙层，且所述缝隙层位于所述介质层和第二导电层之间。

可选的，所述缝隙层的材料为导电材料。

可选的，所述缝隙层的材料包括：钨。

可选的，所述缝隙层的形成方法包括：在所述开口侧壁表面和介质层顶部表面形成缝隙材料层，且所述缝隙材料层位于第二导电层和介质层之间；平坦化所述缝隙材料层，直至暴露出介质层表面，在所述开口侧壁表面形成缝隙层。

可选的，所述第二导电层顶部表面低于所述介质层顶部表面。

可选的，还包括：形成缝隙材料层之后，平坦化所述缝隙材料层之前，在所述缝隙材料层表面形成第三导电材料层；平坦化所述缝隙材料层和第三导电材料层，直至暴露出介质层顶部表面，使所述第三导电材料层形成第三导电层，使所述缝隙材料层形成缝隙层，且所述第二导电层和第三导电层填充满所述开口。

可选的，所述缝隙材料层的形成方法包括：在所述开口侧壁表面和介质层顶部表面形成初始缝隙材料层；对所述初始缝隙材料层进行改性处理，使所述初始缝隙材料层形成所述缝隙材料层。