[发明专利]半导体结构、封装结构及形成半导体结构的方法

说明书

一种包括集成电路管芯及多个导电凸块的半导体结构。集成电路管芯包括多个凸块接垫。多个导电凸块设置在多个凸块接垫上。多个导电凸块中的每一者包括设置在多个凸块接垫中的一者上的第一柱部分及设置在第一柱部分上的第二柱部分。第二柱部分经由第一柱部分电连接到多个凸块接垫中的一者，其中第一柱部分的第一宽度大于第二柱部分的第二宽度。也提供一种包括上述半导体结构的封装结构。

技术领域

本公开实施例涉及一种半导体结构、封装结构及形成半导体结构的方法。

背景技术

由于各种电子组件(即晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业已经历了迅速的成长。在很大程度上，集成密度的此提高是由于最小特征尺寸的不断减小，这允许将更多较小的组件集成到给定区域中。这些较小的电子组件也需要比先前封装体利用更小面积的较小封装体。用于半导体组件的一些较小类型的封装体包括四面扁平封装体(quad flat package，QFP)、引脚栅格阵列(pin grid array，PGA)封装体、球栅阵列(ball grid array，BGA)封装体等等。当前，已开发出促进节能及高速计算的衬底上晶片上芯片(Chip-On-Wafer-On-Substrate，CoWoS)封装技术。在CoWoS封装的封装工艺中，集成电路(integrated circuit，IC)管芯的散热是一个重要问题。

发明内容

根据本公开的实施例，一种半导体结构，包括集成电路管芯及多个导电凸块。集成电路管芯包括多个凸块接垫。多个导电凸块设置在所述多个凸块接垫上，所述多个导电凸块中的每一者分别包括第一柱部分及第二柱部分。第一柱部分设置在所述多个凸块接垫中的一者上。第二柱部分设置在所述第一柱部分上，所述第二柱部分经由所述第一柱部分电连接到所述多个凸块接垫中的一者，且所述第一柱部分的第一宽度大于所述第二柱部分的第二宽度。

根据本公开的实施例，一种封装结构，包括电路衬底、半导体结构、存储器立方体以及绝缘包封体。半导体结构包括集成电路管芯及多个导电凸块。集成电路管芯包括多个凸块接垫。多个导电凸块设置在所述多个凸块接垫上，所述多个导电凸块中的每一者分别包括设置在所述多个凸块接垫中的一者上的第一柱部分及设置在所述第一柱部分上的第二柱部分，所述第二柱部分经由所述第一柱部分分别电连接到所述多个凸块接垫中的一者，所述第一柱部分的第一宽度大于所述第二柱部分的第二宽度，且所述集成电路管芯设置在所述电路衬底上且经由所述多个导电凸块电连接到所述电路衬底。存储器立方体设置在所述电路衬底上且电连接到所述电路衬底。绝缘包封体横向地包封所述集成电路管芯及所述存储器立方体，所述集成电路管芯的后表面从所述绝缘包封体可触及地暴露出来。

根据本公开的实施例，一种形成半导体结构的方法，包括：在包括多个凸块接垫的集成电路管芯上形成晶种层；在所述晶种层之上形成第一图案化光刻胶层，所述第一图案化光刻胶层的多个第一开口暴露出所述集成电路管芯的所述多个凸块接垫；在由所述第一图案化光刻胶层的所述多个第一开口暴露出的所述晶种层的多个部分上形成多个第一柱部分；在所述第一图案化光刻胶层上形成第二图案化光刻胶层，所述第二图案化光刻胶层的多个第二开口暴露出所述多个第一柱部分；以及在由所述第二图案化光刻胶层的所述多个第二开口暴露出的所述多个第一柱部分的多个部分上形成多个第二柱部分，其中所述多个第一柱部分的第一宽度大于所述多个第二柱部分的第二宽度。

附图说明

结合附图阅读以下详细说明，能最透彻地理解本发明的各方面。注意，根据行业中的标准惯例，各种特征未按比例绘制。事实上，为论述的清晰起见，可任意地增大或减小各种特征的尺寸。

图1到图6示意性地说明制作根据本发明的一些实施例的半导体结构的工艺流程。

图7及图8示意性地说明制作根据本发明的一些实施例的半导体结构的另一工艺流程。

图9到图11示意性地说明制作根据本发明的一些实施例的封装结构的工艺流程。

图12示意性地说明图9所示区域X的放大剖视图。