[发明专利]半导体封装及制造半导体封装的方法

说明书

本发明公开了一种半导体封装及制造半导体封装的方法，半导体封装包括基板和与依序堆叠在基板上的半导体芯片、下部导电层及上部导电层。基板包括在其上形成的第一和第二连接垫。半导体芯片包括形成在其上的第三和第四连接垫。上部导电层通过第一和第二引线连接到第一和第三连接垫，下部导电层通过第三和第四引线连接到第二和第四连接垫。通过上部导电层与下部导电层的设置可强化芯片与电路板间的电性连结并减少杂讯产生。

技术领域

本发明是关于半导体装置，更具体而言，是关于具有强化连结的半导体封装及制造半导体封装的方法。

背景技术

半导体装置对于许多现代应用是必不可少的。随着电子技术的进步，半导体装置的尺寸越来越小，同时具有更大的功能和更多的集成电路。由于半导体装置的小型化，芯片堆叠封装技术现在被广泛用于制造半导体装置。在这种封装技术的生产过程中需执行许多制造步骤。

然而，以小型化规模制造的半导体装置变得越来越复杂。例如，将大量的微型MOS晶体管集成到一个小的芯片中，所形成的电路要比由分散在多个电子组件所构成的电路小，具有体积小、快速及成本低廉的优点。然而，随着对芯片中更小和更快的组件的需求，亦须使用较大的电流。当芯片的细小金属线以传输大电流的信号时，会导致未预期的信号失真和电源电压降(即IR降)，并在芯片的接地或电源连接处产生杂讯。

发明内容

本发明的目的在于提供一种可强化芯片与电路板间的电性连结并减少杂讯产生的半导体封装。

根据本发明的部分实施例，一种半导体封装包括：基板，包括：第一顶表面；以及多个第一连接垫及多个第二连接垫设置在第一顶表面；半导体芯片，设置在第一顶表面，其中半导体芯片包括：第二顶表面；以及多个第三连接垫及多个第四连接垫设置在第二顶表面；第一下部导电层，设置于第二顶表面；第一上部导电层，设置于在第一下部导电层之上；多个第一引线，连结第一连接垫及第一上部导电层；多个第二引线，连结第二连接垫及第一下部导电层；多个第三引线，连结第三连接垫及第一上部导电层；以及多个第四引线，连结第四连接垫及第一下部导电层。

在一实施例中，第一下部导电层在第二顶表面上的投影面积大于第一上部导电层在第二顶表面上的投影面积。

在一实施例中，第一上部导电层在第一下部导电层上的投影区域暴露第一下部导电层的两个相对侧，并且第二引线和第四引线连接到第一下部导电层的暴露侧。

在一实施例中，所述的半导体封装还包括：多个第一重分布层，设置在第二顶表面上并位于第一下部导电层下方，其中第一重分布层各自连结第三连接垫并自第三连接垫朝半导体芯片的周边延伸；以及多个第一辅助引线，连结第一连接垫及第一重分布层。

在一实施例中，所述的半导体封装还包括：多个第二重分布层，设置在第二顶表面上并位于第一下部导电层下方，其中第二重分布层各自连结第四连接垫并自第四连接垫朝半导体芯片的周边延伸；以及多个第二辅助引线，连结第二连接垫及第二重分布层。

在一实施例中，所述的半导体封装还包括：一粘合层，设置在第一下部导电层和半导体芯片之间，其中粘合层将第一下部导电层与半导体芯片绝缘。

在一实施例中，所述的半导体封装还包括：一粘合层，设置在第一下部导电层和第一上部导电层之间，其中粘合层将第一下部导电层与第一上部导电层绝缘。

在一实施例中，第一连接垫连结至电源，且第三连接垫是半导体芯片的电源接点。

在一实施例中，第二连接垫接地，而第四连接垫是半导体芯片的接地电压接点。

在一实施例中，第三连接垫和第四连接垫沿第二顶表面的中心线布置。