[发明专利]一种封装结构及其制备方法

说明书

本发明提供一种封装结构及其制备方法，所述封装结构包括：第二重新布线层；第一重新布线层，所述第一重新布线层与所述第二重新布线层电连接；半导体芯片，正面朝下倒装于所述第一重新布线层的第二表面，且与所述第一重新布线层电连接；塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述第一重新布线层的表面与所述半导体芯片的背面平齐；散热件，与所述半导体芯片的背面接触；球栅阵列，设于所述第二重新布线层的下表面，且与所述第二重新布线层电连接。本发明通过使用重新布线层代替电路基板，可以有效降低封装厚度；通过两层重新布线层，避免使用硅中间层及硅通孔，降低成本；线宽线距可小于2μm，满足小线宽需求。

技术领域

本发明涉及半导体技术封装领域，尤其涉及一种封装结构及其制备方法。

背景技术

随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、、厚度更薄、成本更低等方向发展。

三维集成电路利用硅通孔在垂直方向上将多个堆叠的晶片进行互连，2.5D集成电路则是利用硅转接板通过硅通孔和重新布线层传输线在水平方向上把多个晶片或三维集成电路进行互连。但是当线宽线距＜2μm时，就需要在芯片与PCB板之间使用硅中间层，再进行硅通孔，但此技术造价成本非常高，而且也增加了封装厚度。

因此，在半导体芯片封装中，如何满足小线宽需求又能降低封装厚度是本领域技术人员亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提出一种封装结构以及制备方法，用于解决现有工艺成本高、工艺复杂、封装厚度厚的问题。

为实现上述目的及其他相关目的，本发明提供一种封装结构，所述封装结构至少包括：

第二重新布线层，所述第二重新布线层设有上表面和与上表面对应的下表面；

第一重新布线层，所述第一重新布线层设有第一表面和与第一表面对应的第二表面，所述第一重新布线层经由第一表面装设于所述第一重新布线层的上表面，所述第一重新布线层与所述第二重新布线层电连接；

半导体芯片，正面朝下倒装于所述第一重新布线层的第二表面，且与所述第一重新布线层电连接；

塑封层，塑封于所述半导体芯片的外围，且所述塑封层远离所述第一重新布线层的表面与所述半导体芯片的背面平齐；

散热件，与所述半导体芯片的背面接触；

焊球阵列，设于所述第二重新布线层的下表面，且与所述第二重新布线层电连接。

可选地，还包括填料层，所述填料层填满所述半导体芯片与所述第一重新布线层之间的间隙。

可选地，所述第二重新布线层与所述第一重新布线层分别包括介电层以及位于所述介电层中的金属叠层结构，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

可选地，所述介电层的材料包括SiO₂、PI或PBO中的任意一种。

可选地，所述散热件包括散热片，所述半导体芯片的背面与所述散热片相接触。

可选地，所述封装结构内所述半导体芯片的数量包括至少两个，多个所述半导体芯片均正面朝下倒装于所述第一重新布线层的第二表面，相邻半导体芯片之间具有间距。

本发明还提供了一种封装结构的制备方法，该方法包括以下步骤：