[发明专利]一种沟槽栅IGBT半导体器件及其制备方法在审
申请号: | 201911005590.6 | 申请日: | 2019-10-22 |
公开(公告)号: | CN110797405A | 公开(公告)日: | 2020-02-14 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 上海睿驱微电子科技有限公司 |
主分类号: | H01L29/739 | 分类号: | H01L29/739;H01L29/06;H01L21/331 |
代理公司: | 32224 南京纵横知识产权代理有限公司 | 代理人: | 朱远枫 |
地址: | 201899 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽栅结构 沟槽栅 虚设 半导体器件 空穴阻挡层 掺杂区 半导体衬底表面 空穴 发射极电极 沟槽内表面 寄生电容 空穴存储 多晶硅 发射极 逆变器 上表面 下表面 氧化层 衬底 基区 埋入 死区 填充 半导体 虚拟 覆盖 制作 | ||
1.一种沟槽栅IGBT半导体器件,其特征在于,包括:半导体衬底和位于半导体衬底表面内的沟槽栅结构和虚设沟槽栅结构;其中,虚设沟槽栅结构位于两个沟槽栅结构之间,沟槽栅结构包括覆盖在沟槽内表面上和上表面的氧化层及填充在沟槽中的多晶硅;所述半导体衬底包括n型掺杂区和位于底层之上的P型掺杂区;所述P型掺杂区被沟槽栅结构和虚设沟槽栅结构分成多个间隔区域,所述虚设沟槽栅之间的P型掺杂区形成P型基区,所述虚设沟槽栅结构包括掺杂区,所述掺杂区位于P型基区表面并且直接连接到发射极电极;在所述P型掺杂区下表面形成n型空穴阻挡层。
2.根据权利要求1所述的一种沟槽栅IGBT半导体器件,其特征在于,所述n型掺杂区通过对半导体衬底进行n型掺杂,所述P型掺杂区通过向半导体衬底表面注入p型杂质形成。
3.根据权利要求2所述的一种沟槽栅IGBT半导体器件,其特征在于,在所述沟槽栅结构和虚设沟槽栅结构之间的P型掺杂区间隔区域,包括n+型掺杂区,P+型掺杂区,所述P+型掺杂区与所述n+型掺杂区并排设置且所述n+型掺杂区设置在P+型掺杂区的两侧;n+型掺杂区设置在所述间隔区域的表面部分中,所述n+型掺杂区及p型基区的侧壁均与沟槽侧壁外表面相接触,所述n+型掺杂区与发射极电极电耦合。
4.根据权利要求1所述的一种沟槽栅IGBT半导体器件,其特征在于,所述沟槽栅结构和虚设沟槽栅结构均有多个,且间隔设置。
5.根据权利要求1所述的一种沟槽栅IGBT半导体器件,其特征在于,所述虚设沟槽栅包括覆盖在虚设沟槽内表面的氧化层和填充在沟槽中的多晶硅。
6.根据权利要求1所述的一种沟槽栅IGBT半导体器件,其特征在于,所述虚设沟槽栅多晶硅与发射极电极连接。
7.根据权利要求1所述的一种沟槽栅IGBT半导体器件,其特征在于,所述虚设沟槽栅之间的栅极短接。
8.一种沟槽栅IGBT半导体器件的制备方法,其特征在于:制备权利要求1~7所述的沟槽栅IGBT半导体器件,包括如下步骤:
形成P基、沟槽干蚀刻、栅极氧化物形成和掺杂多晶硅栅极沉积;使用反应离子刻蚀RIE形成额外的沟槽,其宽度和深度分别为2500~3500A和5μm左右,随后使用高密度等离子体HDP在沟槽中完全沉积氧化物;然后,进行化学机械抛光,利用离子注入形成n+发射区,并沉积绝缘膜。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海睿驱微电子科技有限公司,未经上海睿驱微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911005590.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类