[发明专利]一种沟槽栅IGBT半导体器件及其制备方法在审
| 申请号： | 201911005590.6 | 申请日： | 2019-10-22 |
| 公开（公告）号： | CN110797405A | 公开（公告）日： | 2020-02-14 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 上海睿驱微电子科技有限公司 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L29/06;H01L21/331 |
| 代理公司： | 32224 南京纵横知识产权代理有限公司 | 代理人： | 朱远枫 |
| 地址： | 201899 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种沟槽栅IGBT半导体器件及其制作方法，半导体器件包括半导体衬底和位于半导体衬底表面内的沟槽栅结构和虚设沟槽栅结构；其中，虚设沟槽栅结构位于两个沟槽栅结构之间，沟槽栅结构包括覆盖在沟槽内表面上和上表面的氧化层及填充在沟槽中的多晶硅；虚设沟槽栅之间为埋入的P型基区，虚设沟槽栅结构包括掺杂区，掺杂区位于P型基区表面并且直接连接到发射极电极；在P型掺杂区下表面形成n型空穴阻挡层。本发明通过n型空穴阻挡层位于虚设沟槽栅的P基区下方，以避免空穴流向发射极；这种结构将空穴存储在虚拟沟槽栅单元下，在不牺牲任何IGBT性能的情况下，寄生电容会显著降低，进而缩短逆变器的死区时间。 | ||
| 搜索关键词： | 沟槽栅结构 沟槽栅 虚设 半导体器件 空穴阻挡层 掺杂区 半导体衬底表面 空穴 发射极电极 沟槽内表面 寄生电容 空穴存储 多晶硅 发射极 逆变器 上表面 下表面 氧化层 衬底 基区 埋入 死区 填充 半导体 虚拟 覆盖 制作 | ||
【主权项】：
1.一种沟槽栅IGBT半导体器件，其特征在于，包括：半导体衬底和位于半导体衬底表面内的沟槽栅结构和虚设沟槽栅结构；其中，虚设沟槽栅结构位于两个沟槽栅结构之间，沟槽栅结构包括覆盖在沟槽内表面上和上表面的氧化层及填充在沟槽中的多晶硅；所述半导体衬底包括n型掺杂区和位于底层之上的P型掺杂区；所述P型掺杂区被沟槽栅结构和虚设沟槽栅结构分成多个间隔区域，所述虚设沟槽栅之间的P型掺杂区形成P型基区，所述虚设沟槽栅结构包括掺杂区，所述掺杂区位于P型基区表面并且直接连接到发射极电极；在所述P型掺杂区下表面形成n型空穴阻挡层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海睿驱微电子科技有限公司，未经上海睿驱微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911005590.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
