[发明专利]半导体装置封装

说明书

本发明提供一种半导体装置封装，其包含第一衬底、安置于所述第一衬底上方的第二衬底，以及安置于所述第一衬底与所述第二衬底之间的表面安装装置SMD组件。所述SMD组件包含使所述第一衬底电连接到所述第二衬底的多个连接电极，且所述多个连接电极与彼此断开电连接。

技术领域

本公开涉及半导体装置封装，且涉及包含一或多个表面安装装置(semiconductordevice package，SMD)组件的半导体装置封装，所述组件配置为两个衬底之间的支座组件并且配置为电连接衬底的互连组件。

背景技术

例如叠层封装(package on package，POP)或包覆封装(package in package，PIP)等堆叠式半导体装置封装可包含上下堆叠的两个衬底，以及可安置于衬底上的电子组件例如IC。例如模制材料的包封层安置于衬底之间以包封电子组件，且硅插入物安置于衬底之间以电连接安置于衬底上的电子组件。然而，硅插入物将阻碍模制材料的模流，因此降低半导体装置封装的良品率和可靠性。

发明内容

在一些实施例中，一种半导体装置封装包含第一衬底、安置于所述第一衬底上方的第二衬底，以及安置于所述第一衬底与所述第二衬底之间的表面安装装置(SMD)组件。所述SMD组件包含使所述第一衬底电连接到所述第二衬底的多个连接电极，且所述多个连接电极与彼此断开电连接。

在一些实施例中，一种半导体装置封装包含第一衬底、安置于所述第一衬底上方的第二衬底、安置于所述第一衬底上的第一导电垫、安置于所述第二衬底上的第二导电垫，以及安置于所述第一衬底与所述第二衬底之间的表面安装装置(SMD)组件。所述SMD组件包含使所述第一导电垫电连接到所述第二导电垫的至少一个连接电极。所述第一导电垫的外边缘突出到所述连接电极的相应外边缘之外，且所述第二导电垫的外边缘与所述连接电极的所述相应外边缘大体对齐或从所述相应外边缘凹入。

在一些实施例中，一种半导体装置封装包含第一衬底、安置于所述第一衬底上方的第二衬底、安置于所述第一衬底上的第一导电垫、安置于所述第二衬底上的第二导电垫，以及安置于所述第一衬底与所述第二衬底之间并且使第一导电垫电连接到第二导电垫的表面安装装置(SMD)组件。所述SMD组件包含绝缘基底和至少一个连接电极。所述绝缘基底包含面向所述第一衬底的第一外部表面、面向所述第二衬底的第二外部表面，以及连接到所述第一外部表面和所述第二外部表面的外边缘。所述连接电极安置于所述绝缘基底上。所述连接电极包含安置于所述绝缘基底的所述外边缘上的主要部分、延伸到所述绝缘基底的所述第一外部表面的第一延伸部分，以及延伸到所述绝缘基底的所述第二外部表面的第二延伸部分。所述连接电极的所述第一延伸部分的长度不同于所述连接电极的所述第二延伸部分的长度。

附图说明

当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见任意增大或减小。

图1是根据本公开的一些实施例的半导体装置封装的横截面图。

图1A是图1的半导体装置封装的区域A的经放大横截面图。

图1B是图1的半导体装置封装的区域A的经放大俯视图。

图2A是根据本公开的一些实施例的半导体装置封装的俯视图。

图2B是根据本公开的一些实施例的半导体装置封装的俯视图。

图3A是根据本公开的一些实施例的半导体装置封装的横截面图。

图3B是根据本公开的一些实施例的半导体装置封装的横截面图。

图3C是根据本公开的一些实施例的半导体装置封装的横截面图。

图4A是根据本公开的一些实施例的半导体装置封装的横截面图。